文章

• 源碼系列：基于FPGA的數(shù)字電壓表（AD）設(shè)計(jì)

  今天給大俠帶來基于FPGA的數(shù)字電壓表設(shè)計(jì)。模數(shù)轉(zhuǎn)換器，又稱A/D轉(zhuǎn)換器，簡稱ADC，通常是指一個將模擬信號轉(zhuǎn)換為抗干擾性更強(qiáng)的數(shù)字信號的電子器件。一般的ADC是將一個輸入電壓信號轉(zhuǎn)換為一個輸出的數(shù)字信號。

  FPGA技術(shù)江湖

  361

  01/04 08:55

  FPGA 數(shù)字電壓表

  
• Xilinx PCIe高速接口入門實(shí)戰(zhàn)（四）

  本文介紹PCIe IP核時鐘結(jié)構(gòu)、PCIe板卡時鐘方案及復(fù)位設(shè)計(jì)相關(guān)內(nèi)容。集成塊輸入系統(tǒng)時鐘信號稱為sys_clk，該時鐘頻率必須為100MHz、125MHz或250MHz。使用的時鐘頻率必須與Vivado IDE中的時鐘頻率選擇相匹配。

  FPGA技術(shù)實(shí)戰(zhàn)

  273

  01/02 12:50

  PCIE xilinx

  
• PCIe-403 VU13P加速卡/算法驗(yàn)證板/信號處理板

  PCIe-403是基于VU13P FPGA的PCIe板卡，支持PCie3.0×16和PCIe4.0×8，可以作為計(jì)算加速、算法驗(yàn)證、信號處理、寬帶網(wǎng)絡(luò)收發(fā)等應(yīng)用場景。

  優(yōu)數(shù)科技

  126

  01/01 14:30

  信號處理 加速卡

  
• Xilinx PCIe高速接口入門實(shí)戰(zhàn)（三）

  為保證FPGA設(shè)備可以連接并被系統(tǒng)識別，本節(jié)討論了PCIe基礎(chǔ)規(guī)范和PCIe板卡電氣規(guī)范的對FPGA配置時間具體要求。在PCIe的標(biāo)準(zhǔn)系統(tǒng)中，當(dāng)系統(tǒng)通電時，處理器上運(yùn)行的配置軟件開始掃描PCIe總線以發(fā)現(xiàn)機(jī)器拓?fù)洹呙鑀CIe層次結(jié)構(gòu)以確定其拓?fù)浣Y(jié)構(gòu)的過程稱為枚舉過程，根復(fù)合體（RC）通過向設(shè)備發(fā)起配置事務(wù)來實(shí)現(xiàn)枚舉過程。?

  FPGA技術(shù)實(shí)戰(zhàn)

  420

  2024/12/31

  PCIE xilinx

  
• 源碼系列：基于FPGA的串口UART設(shè)計(jì)（附源工程）

  串口的出現(xiàn)是在1980年前后，數(shù)據(jù)傳輸率是115kbps～230kbps。串口出現(xiàn)的初期是為了實(shí)現(xiàn)連接計(jì)算機(jī)外設(shè)的目的，初期串口一般用來連接鼠標(biāo)和外置Modem以及老式攝像頭和寫字板等設(shè)備。串口也可以應(yīng)用于兩臺計(jì)算機(jī)（或設(shè)備）之間的互聯(lián)及數(shù)據(jù)傳輸。由于串口（COM）不支持熱插拔及傳輸速率較低，部分新主板和大部分便攜電腦已開始取消該接口。串口多用于工控和測量設(shè)備以及部分通信設(shè)備中。

  FPGA技術(shù)江湖

  618

  2024/12/31

  FPGA UART

  
• 可編程晶振的關(guān)鍵技術(shù)——鎖相環(huán)原理講解

  揚(yáng)興科技的可編程晶振利用鎖相環(huán)技術(shù)，實(shí)現(xiàn)了核心參數(shù)的隨意編程定制。這意味著客戶可以根據(jù)具體需求，在1MHz~2100MHz的寬頻率范圍內(nèi)（精確至小數(shù)點(diǎn)后六位）選擇任意頻點(diǎn)進(jìn)行定制。

  深圳揚(yáng)興科技有限公司

  906

  2024/12/30

  可編程晶振 鎖相環(huán)

  
• 源碼系列：基于FPGA的自動售貨機(jī)設(shè)計(jì)（附源工程）

  今天給大俠帶來基于FPGA的自動售貨機(jī)設(shè)計(jì)，附源碼。設(shè)計(jì)要求：一聽飲料需要2.5美元，規(guī)定只能投入一美元，0.5美元的硬幣。

  FPGA技術(shù)江湖

  553

  2024/12/30

  FPGA 自動售貨機(jī)

  
• 機(jī)器視覺?| 從缺芯困境突圍 邁德威視降本、提速、創(chuàng)新的三贏局面

  一、客戶概況： 深圳市邁德威視科技有限公司（Mind Vision Technology Co., Ltd.）成立于2011年，專注于機(jī)器視覺和工業(yè)自動化領(lǐng)域，提供高性能的工業(yè)相機(jī)及解決方案。公司擁有近500名精英員工，矢志通過技術(shù)創(chuàng)新為智能制造、自動化生產(chǎn)線及質(zhì)量檢測等領(lǐng)域打造精準(zhǔn)的視覺檢測系統(tǒng)。邁德威視的產(chǎn)品涵蓋USB、GigE、CoaXPress等多種接口類型，廣泛應(yīng)用于電子、汽車、半導(dǎo)體、

  芯佰微電子

  345

  2024/12/27

  usb 機(jī)器視覺

  
• 源碼系列：基于FPGA的計(jì)算器設(shè)計(jì)（附源工程）

  本次的設(shè)計(jì)主要通過矩陣鍵盤來實(shí)現(xiàn)按鍵的加減乘除運(yùn)算，通過按下有效鍵值來當(dāng)被加數(shù)或者被除數(shù)等等，按下10 -- 13等數(shù)字來表示對應(yīng)的運(yùn)算符。按鍵鍵值15表示等于號。

  FPGA技術(shù)江湖

  707

  2024/12/27

  FPGA 計(jì)算器

  
• FPGA的設(shè)計(jì)優(yōu)化與DDR3的使用

  fpga學(xué)徒一枚，會持續(xù)分享FPGA學(xué)習(xí)周報，也歡迎各位小伙伴指正。1.面積優(yōu)化：就是在實(shí)現(xiàn)預(yù)定功能的情況下，使用更小的面積。通過優(yōu)化，可以使設(shè)計(jì)能夠運(yùn)行在資源較少的平臺上，節(jié)約成本，也可以為其他設(shè)計(jì)提供面積資源。

  森森Techdaily

  708

  2024/12/26

  FPGA ddr3

  
• I2C通信模塊的設(shè)計(jì)和“AT24C64 型號的EEPROM 芯片通信”實(shí)踐

  I2C 是很常見的一種總線協(xié)議，使用兩條線在主控制器和從機(jī)之間進(jìn)行數(shù)據(jù)通信。一條是 SCL(串行時鐘線)，另外一條是 SDA(串行數(shù)據(jù)線)。這兩條線都需要接上拉電 阻。因?yàn)閮H有一根數(shù)據(jù)線，所以I2C通信是半雙工的。

  森森Techdaily

  1004

  2024/12/26

  EEPROM I2C通信

  
• 源碼系列：基于FPGA的音樂蜂鳴器設(shè)計(jì)（附源工程）

  今天給大俠帶來基于FPGA的音樂蜂鳴器設(shè)計(jì)。本設(shè)計(jì)使用的是無源蜂鳴器，也可稱為聲響器，原理電路圖如下所示。它沒有內(nèi)部驅(qū)動電路，無源蜂鳴器工作的理想信號為方波，如果給直流，蜂鳴器是不響應(yīng)的，因?yàn)榇怕泛愣?，鉬片不能震動發(fā)音。

  FPGA技術(shù)江湖

  745

  2024/12/25

  FPGA 蜂鳴器

  
• 源碼系列：基于FPGA的中值濾波器設(shè)計(jì)(附源碼)

  今天給大俠帶來基于FPGA的中值濾波器設(shè)計(jì)。本設(shè)計(jì)采用3*3的滑動窗口，先將3*3窗口中每一列數(shù)據(jù)進(jìn)行從大到小的排序，列排序后，再對窗口中每一行的數(shù)據(jù)從大到小進(jìn)行排序，之后再對窗口中對角線上的數(shù)據(jù)進(jìn)行排序，得到中間值，即為9個數(shù)的中值。其示意圖如下：

  FPGA技術(shù)江湖

  789

  2024/12/25

  FPGA 濾波器

  
• 鴻道Intewell操作系統(tǒng)的Windows實(shí)時拓展方案

  鴻道Intewell作為一個國產(chǎn)工業(yè)操作系統(tǒng)，鴻道Intewell-Win為工業(yè)自動化、軌道交通、能源電力、汽車電子、儀器儀表等行業(yè)提供了一個高性能、高可靠性的實(shí)時操作系統(tǒng)解決方案，同時還保持了與Windows應(yīng)用生態(tài)的兼容性。

  -RTOS-

  715

  2024/12/25

  RTOS Intewell
• 見證 2024｜九圖帶您回顧芯驛電子年度高光時刻

  2024 年，是芯驛電子技術(shù)創(chuàng)新與行業(yè)合作齊頭并進(jìn)的一年。作為一家擁有?AUMO（專注車載智能）?和?ALINX（聚焦 FPGA 行業(yè)解決方案）?品牌的企業(yè)，我們始終以客戶為中心，致力于幫助客戶降低產(chǎn)品開發(fā)驗(yàn)證成本、加速產(chǎn)品上市周期。 AUMO 智能車載領(lǐng)域的創(chuàng)新與成長 2024 年 3 月 18 日，AUMO 成功通過了 ISO 26262:2018 功能安全 ASIL D 流程認(rèn)證，標(biāo)志著芯驛

  ALINX 官方

  782

  2024/12/25

  FPGA 核心板

  
• Cadence Palladium Z3 和 Protium X3 系統(tǒng)

  楷登電子（美國 Cadence 公司，NASDAQ：CDNS）在上半年推出了新一代 Cadence? Palladium? Z3 Emulation 和 Protium? X3 FPGA 原型驗(yàn)證系統(tǒng)，這是一個顛覆性的數(shù)字孿生平臺，基于業(yè)界卓越的 Palladium Z2 和 Protium X2 系統(tǒng)，旨在應(yīng)對日益復(fù)雜的系統(tǒng)和半導(dǎo)體設(shè)計(jì)，加速更先進(jìn)的 SoC 的開發(fā)進(jìn)度。Palladium 和

  與非網(wǎng)編輯

  590

  2024/12/25

  芯片 FPGA
• Lattice連發(fā)三款新品，鞏固其在中小型FPGA市場的地位

  Lattice認(rèn)為，未來驅(qū)動公司業(yè)績增長的關(guān)鍵點(diǎn)有五大方向，分別為：網(wǎng)絡(luò)邊緣AI中的推理，數(shù)據(jù)中心AI中的平臺管理功能和網(wǎng)絡(luò)安全功能，傳感器到云端互聯(lián)的接口轉(zhuǎn)換和適配，后量子安全，以及機(jī)器人&仿真機(jī)器人中的AI功能和接口等。

  夏珍

  1441

  2024/12/23

  與非觀察 FPGA

  
• 基于 FPGA Vivado 的數(shù)字鐘設(shè)計(jì)（附源工程）

  今天給大俠帶來基于 FPGA Vivado 的數(shù)字鐘設(shè)計(jì)，開發(fā)板實(shí)現(xiàn)使用的是Digilent basys 3。話不多說，上貨。本篇掌握基于diagram的Vivado工程設(shè)計(jì)流程，學(xué)會使用IP集成器，添加 IP 目錄并調(diào)用其中的IP。本篇實(shí)現(xiàn)了一個簡單的數(shù)字鐘，能實(shí)現(xiàn)計(jì)時的功能。由于數(shù)碼管只有4位，因此本數(shù)字鐘只能計(jì)分和秒。本系統(tǒng)的邏輯部分主要由74系列的IP構(gòu)成。

  FPGA技術(shù)江湖

  1166

  2024/12/23

  vivado 數(shù)字鐘

  
• ALINX 發(fā)布 AXVU13P：AMD Virtex UltraScale+ FPGA 開發(fā)平臺

  ALINX 正式發(fā)布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開發(fā)平臺 AXVU13P！ 這款搭載 AMD 16nm 工藝 XCVU13P 芯片的高性能開發(fā)驗(yàn)證平臺，憑借卓越的計(jì)算能力和靈活的擴(kuò)展性，專為應(yīng)對復(fù)雜應(yīng)用場景和高帶寬需求而設(shè)計(jì)，助力技術(shù)開發(fā)者加速產(chǎn)品創(chuàng)新與部署。 隨著 5G、人工智能和高性能計(jì)算等領(lǐng)域的迅猛發(fā)展，各行業(yè)對計(jì)算能力、靈活性和高速

  ALINX 官方

  835

  2024/12/20

  FPGA AMD
• Xilinx Zynq系列FPGA實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)中相關(guān)資源評估

  FPGA并沒有像軟件那樣用已有的cache，F(xiàn)PGA的HLS編譯器會在FPGA中創(chuàng)建一個快速的memory architecture以最好的適應(yīng)算法中的數(shù)據(jù)樣式（data layout）。因此FPGA可以有相互獨(dú)立的不同大小的內(nèi)部存儲空間，例如寄存器，移位寄存器，F(xiàn)IFOs和BRAMs。

  FPGA技術(shù)江湖

  1409

  2024/12/17

  FPGA 神經(jīng)網(wǎng)絡(luò)

  

正在努力加載...