303
隨著電動汽車動力總成和能源基礎(chǔ)設(shè)施對碳化硅（SiC）功率器件需求的增加，加速了市場的增長。在這一過程中，終端用戶需求不斷提高以及日益增大的盈利壓力促使各企業(yè)在其電力電子應用中考慮采用SiC溝槽技術(shù)（Trench）MOSFET，部分原因是基于傳統(tǒng)硅功率器件的經(jīng)驗，認為溝槽技術(shù)是實現(xiàn)最優(yōu)功率密度的唯一途徑。然而，在決定溝槽技術(shù)是否為當前合適選擇之前，至關(guān)重要的是要考慮下一代SiC MOSFET技術(shù)的進步，這些技術(shù)很可能會帶來好處，同時避免其固有風險。
在電力電子應用中，平面技術(shù)（Planar）和溝槽技術(shù)（Trench）的關(guān)鍵差異
在電力電子應用中，功率密度固然重要，但可靠性也同樣至關(guān)重要，甚至在某些應用中可能更為關(guān)鍵。盡管工程師通常專注于性能局限性問題，但可能導致計劃外停機或維修的實際故障則較難接受，因為它們可能會對業(yè)務產(chǎn)生不可預見的重大影響。因此，溝槽技術(shù)的潛力需要進行更全面的評估。雖然溝槽技術(shù)有望成為電力電子工程工具箱的標準配置，事實上也已經(jīng)被采納使用，但采用這種技術(shù)的人對其提供可靠性能的能力還抱有相當多的"大膽一試"的想法。
在半導體生產(chǎn)的典型研發(fā)過程中，實現(xiàn)工藝的全面優(yōu)化需要相當長的時間。故障可能來自意想不到的原因，而且可能要等到大量器件在現(xiàn)場部署數(shù)月乃至數(shù)年后才會顯現(xiàn)出來。溝槽技術(shù)正在開辟新的道路，而基于相對有限的現(xiàn)場經(jīng)驗，供應商對可靠性的預測往往無法得到充分的驗證。
相比之下，眾多供應商在平面技術(shù)方面積累了數(shù)十年的行業(yè)經(jīng)驗，為其性能和耐用性提供了有據(jù)可查的廣泛依據(jù)。換句話說，在當前發(fā)展階段，溝槽技術(shù)相較于其他方案仍然具有更大的風險。
圖1.M3e性能延長了碳化硅平面MOSFET的壽命
溝槽技術(shù)供應商正在努力尋找既能提高管芯（unit cell）密度，又能保持高可靠性的設(shè)計。
溝槽技術(shù)的基本問題之一（如上圖左側(cè)所示）是溝槽底部的強氧化物電場。當MOSFET阻斷高壓時，該電場會從相鄰的強電場SiC放大。此外，溝槽底部拐角處的氧化物變薄和場擁擠效應也加劇了這一現(xiàn)象。這不是一個孤立的問題，而是業(yè)界一直面臨的挑戰(zhàn)。
一個解決方案的例子如中間圖片所示，該圖例展示了A公司的第三代溝槽技術(shù)。A公司通過在柵極溝槽兩側(cè)增加源極溝槽，并將保護性的p層下沉至SiC n-drift層內(nèi)，從而解決了氧化物的難題。這些額外的源極溝槽使得管芯間距增大，實質(zhì)上犧牲了溝槽的優(yōu)勢，因此在給定面積下，其原始性能相較于最佳的平面MOSFET而言略遜一籌。溝槽電流利用率是評估SiC溝槽MOSFET性能的重要因素。
B公司的M1產(chǎn)品和A公司的第四代技術(shù)將溝槽利用率提高到50%，這代表了商業(yè)應用的SiC溝槽技術(shù)的最新水平，并逐漸接近最好的平面SiC MOSFET的性能。為了使SiC溝槽MOSFET性能超越平面結(jié)構(gòu)，溝槽電流利用率必須達到100%。
當前平面技術(shù)（Planar）的優(yōu)勢
安森美（onsemi）如何打破維度勢壘，將成熟的平面技術(shù)提升到一個新的水平？
安森美在將溝槽技術(shù)作為自己 "路線圖"上的一條重要技術(shù)路線的同時，還采取了兩條并行的策略來實現(xiàn)這一目標。一方面，安森美致力于攻克溝槽技術(shù)面臨的各項技術(shù)難題；另一方面，通過在非常成熟的平面技術(shù)基礎(chǔ)上進行深化研發(fā)，不斷提升性能，以實現(xiàn)與溝槽技術(shù)相當?shù)男阅堋?/strong>
平面器件建立在安森美公司和整個行業(yè)數(shù)十年的全球制造經(jīng)驗基礎(chǔ)之上。這意味著平面器件比其他替代方案具有更高的性能、穩(wěn)定性和可靠性。整個平面供應鏈經(jīng)過不斷優(yōu)化，以實現(xiàn)最佳效果。溝槽技術(shù)很可能最終達到這一水平，但目前相對較新，在實際應用中的長期部署案例還很有限。
圖2.1200 V EliteSiC M3e用于主驅(qū)逆變器中實現(xiàn)行業(yè)領(lǐng)先的低損耗
另一個需要考慮的因素是從硅襯底到SiC的過渡。大多數(shù)客戶都是第一次使用SiC，可能沒有意識到這種材料的可靠性風險更大。在硅襯底平面MOSFET中，氧化物與硅結(jié)合在一起，這種界面已經(jīng)過廣泛的研究和設(shè)計。在平面SiC中，頂部硅層發(fā)生氧化的情況與硅襯底有一定程度的相似性。而對于溝槽SiC，碳在氧化過程中起著不可忽視的作用--這是一種不同的、更具挑戰(zhàn)性的情況，可能會導致界面形成物理上的鋸齒狀區(qū)域，從而可能導致電氣問題。對于許多供應商來說，這仍然是一個有待時間、豐富的現(xiàn)場經(jīng)驗和工程驗證才能明確解決的問題。
正在采用平面技術(shù)制造，計劃向溝槽技術(shù)過渡
除了對溝槽技術(shù)可靠性的關(guān)注之外，對于安森美來說，無論是從系統(tǒng)級的每安培成本還是每千瓦成本的角度來看，平面器件都具有成本優(yōu)勢。
安森美EliteSiC MOSFET 在溝槽技術(shù)上的路線圖始于M1/M2平面技術(shù)、方形/六邊形管芯器件。隨后推出的M3T和M3S平面技術(shù)、條紋管芯、薄晶圓技術(shù)顯著降低了管芯尺寸。不久前，安森美推出了1200 V M3e，采用了業(yè)界領(lǐng)先的薄晶圓平面技術(shù)，進一步適度減小了管芯體積。
圖3：安森美1200V M3e MOSFET
第三代M3e標志著平面技術(shù)的終極發(fā)展，其管芯間距與M1相比減少了超過60%。它建立在平面結(jié)構(gòu)基礎(chǔ)上，這種結(jié)構(gòu)經(jīng)過幾十年的發(fā)展，已具有高度的可制造性和更長的使用壽命。SiC平面MOSFET在現(xiàn)場已累計使用數(shù)萬億小時，具有極低的故障率。針對SiC材料的弱點，通過100%缺陷篩選和加速電氣測試進行了有效應對。特別是在柵極氧化層方面給予了特別關(guān)注，因為它們在導通狀態(tài)和關(guān)斷狀態(tài)下都會承受高電場應力。
圖4.M3e提供更高功率及經(jīng)過驗證的高品質(zhì)
除了初始性能外，安森美M3e還通過足夠高的閾值電壓和極低的臨界導通電阻（CRSS）實現(xiàn)了柵極電路的簡化設(shè)計，可避免在VGS,OFF=0V時的直通現(xiàn)象。這一特性使得M3e對寄生導通具有更強的抗干擾能力。用戶因此能夠受益于在柵極驅(qū)動電路中使用單電壓軌（single voltage rail）這一可行方案。
安森美下一代M4S和M4T產(chǎn)品將采用先進的溝槽設(shè)計、薄晶圓技術(shù)，并進一步將管芯體積減小25%，從而提供業(yè)界領(lǐng)先的溝槽技術(shù)。最重要的是，第四代MOSFET將采用100%溝槽利用率設(shè)計，以提供真正有別于傳統(tǒng)平面器件的性能。
結(jié)論
現(xiàn)實情況表明，電力電子應用領(lǐng)域仍在充分利用現(xiàn)有的最佳技術(shù)方案：平面技術(shù)。在溝槽技術(shù)不斷進步并趨于成熟的同時，安森美正在對平面技術(shù)進行完善，并為溝槽技術(shù)規(guī)劃了發(fā)展藍圖，旨在引導其在未來實現(xiàn)成功部署與應用（圖5）。
圖5.安森美SiC路線圖
