vhdl

• 基于FPGA VHDL 的 FSK調(diào)制與解調(diào)設(shè)計
  

  大俠好，許久不見。今天“寧夏李治廷”給各位大俠帶來基于FPGA VHDL 的 FSK調(diào)制與解調(diào)。

  FPGA技術(shù)江湖

  1979

  05/28 09:40

  FPGA vhdl
• VHDL語法學(xué)習(xí)筆記：一文掌握VHDL語法
  

  今天給大俠帶來FPGA 之 VHDL 語法學(xué)習(xí)筆記，話不多說，上貨。VHDL 的 英 文 全 名 是 Very-High-Speed Integrated Circuit Hardware DescriptionLanguage，誕生于 1982 年。

  FPGA技術(shù)江湖

  1.6萬

  05/07 14:32

  FPGA vhdl
• 基于FPGA VHDL 的 ASK調(diào)制與解調(diào)設(shè)計
  

  今日給各位大俠帶來基于FPGA VHDL 的 ASK調(diào)制與解調(diào)以后機(jī)會多多，慢慢分享一些項目開發(fā)以及深造學(xué)習(xí)方面的內(nèi)容，歡迎各位大俠一起切磋交流，華山論劍，不論成敗，取其精華，去其糟粕，共同進(jìn)步。話不多說，上貨。

  FPGA技術(shù)江湖

  3078

  04/22 12:00

  FPGA vhdl
• VHDL快速語法入門
  

  HDL（VHSIC Hardware Description Language）是一種硬件描述語言，主要用于描述數(shù)字電路和系統(tǒng)的結(jié)構(gòu)、行為和功能。它是一種用于硬件設(shè)計的標(biāo)準(zhǔn)化語言，能夠幫助工程師們更好地描述和設(shè)計數(shù)字電路，并且廣泛應(yīng)用于FPGA和ASIC設(shè)計中。

  lee

  3823

  03/04 10:30

  vhdl
• Verilog HDL基礎(chǔ)之：Verilog HDL語言簡介
  Verilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設(shè)計。它允許設(shè)計者用它來進(jìn)行各種級別的邏輯設(shè)計，可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗證、時序分析、邏輯綜合。它是目前應(yīng)用最廣泛的一種硬件描述語言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創(chuàng)的。

  華清遠(yuǎn)見

  2013/08/21

  verilog verilog hdl
• VHDL語言
  VHDL語言（VHSIC Hardware Description Language），全稱為“高速集成電路硬件描述語言”，是一種用于數(shù)字電路和系統(tǒng)設(shè)計的描述語言，也是應(yīng)用廣泛的硬件描述語言之一。

  wx喵不二~

  5149

  2022/11/07

  vhdl
• vhdl
  VHDL（VHSIC Hardware Description Language）是一種硬件描述語言，最初由美國國防部開發(fā)，用于描述高速集成電路（VHSIC）的設(shè)計?，F(xiàn)在它已經(jīng)廣泛地被用于數(shù)字電路的設(shè)計、仿真和驗證。VHDL是IEEE標(biāo)準(zhǔn)1076-1987的一部分，目前的版本為IEEE 1076-2008。

  eefocus_3706328

  982

  2021/06/25

  vhdl
• Verilog HDL和VHDL有什么區(qū)別？各自有什么優(yōu)缺點
  Verilog HDL（硬件描述語言）和 VHDL（VHSIC 硬件描述語言）是兩種用于硬件描述和數(shù)字電路設(shè)計的主流編程語言。本文將探討它們之間的區(qū)別以及各自的優(yōu)缺點。

  eefocus_3901714

  5700

  08/20 10:08

  verilog hdl 編程語言
• verilog和vhdl的區(qū)別
  在數(shù)字電路設(shè)計中，Verilog和VHDL是兩種最常用的硬件描述語言（HDL）。它們都用于描述電路結(jié)構(gòu)和行為，并在工業(yè)界和學(xué)術(shù)界廣泛使用。本文將探討Verilog和VHDL之間的區(qū)別，包括語法、應(yīng)用領(lǐng)域和編程風(fēng)格等方面。

  eefocus_3901714

  6874

  02/13 17:23

  verilog vhdl
• vhdl用什么軟件編程 vhdl中<=和=>的區(qū)別
  VHDL(VHSIC Hardware Description Language)是一種硬件描述語言，用于設(shè)計和描述數(shù)字電路。它具有豐富的語法和強(qiáng)大的建模能力，被廣泛應(yīng)用于數(shù)字系統(tǒng)的設(shè)計、驗證和仿真。下面將分別介紹VHDL的軟件編程工具以及其中的""符號的區(qū)別。

  eefocus_3781508

  7631

  2023/07/24

  vhdl
• vhdl與verilog的區(qū)別 vhdl和verilog hdl的區(qū)別
  本文將介紹vhdl和verilog hdl之間的差異，以幫助讀者更好地理解它們以及在什么時候選擇使用其中之一。

  eefocus_3706328

  2624

  2022/08/17

  verilog verilog hdl

正在努力加載...