RDL

• RDL（重布線）工藝流程
  

  學(xué)員問(wèn)：RDL是什么一種什么工藝，有什么作用？需要什么樣的工藝做出來(lái)的？RDL是什么？RDL，全名Redistribution Layer，中文名重布線層。通過(guò)RDL工藝，可以將可以將I/O焊盤從芯片中心移到邊緣，分布在更寬廣的區(qū)域上。特別適用于需要高I/O數(shù)量的先進(jìn)封裝。

  TOM聊芯片智造

  3164

  11/10 10:25

  RDL
• 先進(jìn)封裝技術(shù)之爭(zhēng) | RDL線寬線距將破亞微米，賦能扇出封裝高效能低成本集成
  

  隨著先進(jìn)封裝的深入進(jìn)展，重新分布層（RDL）技術(shù)獲得了巨大的關(guān)注。這種革命性的封裝技術(shù)改變了我們封裝 IC 的方式。RDL 技術(shù)是先進(jìn)封裝異質(zhì)集成的基礎(chǔ)，廣泛應(yīng)用扇出封裝、扇出基板上芯片、扇出層疊封裝、硅光子學(xué)和 2.5D/3D 集成方法，實(shí)現(xiàn)了更小、更快和更高效的芯片設(shè)計(jì)。OSAT、 IDM和代工廠在這條道上的競(jìng)爭(zhēng)日益激烈。如今RDL L/S?擴(kuò)展到最先進(jìn) 2μm及以下。未來(lái)三年將進(jìn)入亞微米，賦能扇出封裝更高效能集成。本文為各位看官匯報(bào)了相關(guān)趨勢(shì)展望與企業(yè)技術(shù)進(jìn)展。

  未來(lái)半導(dǎo)體

  6.4萬(wàn)

  09/28 10:30

  先進(jìn)封裝 封裝技術(shù)
• 一文讀懂先進(jìn)封裝的四大要素？TSV、Bump、RDL、wafer
  

  先進(jìn)封裝的四大要素——TSV（硅通孔）、Bump（凸點(diǎn)）、RDL（重布線層）、Wafer（晶圓）——在現(xiàn)代半導(dǎo)體封裝中扮演了核心角色。它們?cè)诜庋b工藝中各自承擔(dān)的功能，從不同維度推動(dòng)了芯片小型化、集成度和性能的提升。

  老虎說(shuō)芯

  9673

  09/18 10:21

  先進(jìn)封裝 Wafer
• 先進(jìn)封裝中的RDL-first工藝
  

  什么是RDL-first工藝？RDL（Redistribution Layer，重布線層）是半導(dǎo)體封裝中的一個(gè)關(guān)鍵部分。它的作用類似于城市中的交通網(wǎng)絡(luò)，將信號(hào)從一個(gè)地方重新分配到另一個(gè)地方，使得芯片中的各個(gè)部分能夠高效地通信。

  老虎說(shuō)芯

  1.1萬(wàn)

  05/20 10:50

  先進(jìn)封裝 RDL
• 全球板級(jí)封裝部署加速，TGV技術(shù)值得關(guān)注
  

  根據(jù)Yole 2022年12月發(fā)布的數(shù)據(jù)顯示，全球扇出型封裝產(chǎn)值預(yù)計(jì)將在2028年達(dá)到38億美元， 2022-2028年復(fù)合年增長(zhǎng)率為12.5%。其中，F(xiàn)OPLP（扇出型板級(jí)封裝）占據(jù)了整個(gè)扇出型封裝市場(chǎng)約5-10%的市場(chǎng)，并且未來(lái)幾年還將不斷增長(zhǎng)。

  夏珍

  8434

  03/29 22:43

  與非觀察 FOPLP
• Manz 亞智科技FOPLP封裝技術(shù)再突破
  

  作為一家活躍于全球并具有廣泛技術(shù)組合的高科技設(shè)備制造商Manz 集團(tuán)，繼打造業(yè)界最大700 x 700 mm生產(chǎn)面積的FOPLP封裝技術(shù)?RDL生產(chǎn)線，為芯片制造商提供產(chǎn)能與成本優(yōu)勢(shì)后，持續(xù)投入開發(fā)關(guān)鍵電鍍?cè)O(shè)備，并于近日在兩大重點(diǎn)技術(shù)的攻關(guān)上取得重大突破： 一是鍍銅厚度達(dá)100 μm以上，讓芯片封裝朝著體積輕薄化的演進(jìn)下仍能使組件具有良好的導(dǎo)電性、電性功能與散熱性； 二是開發(fā)大于5 ASD的高電鍍

  集微網(wǎng)

  946

  2023/06/29

  FOPLP RDL
• TSV簡(jiǎn)史
  在2000年的第一個(gè)月，Santa Clara University的Sergey Savastiou教授在Solid State Technology期刊上發(fā)表了一篇名叫《Moore’s Law – the Z dimension》的文章。這篇文章最后一章的標(biāo)題是Through-Silicon Vias。

  與非網(wǎng)編輯

  725

  2022/05/06

  集成電路 TSV
• 集微連線：板級(jí)封裝潛力無(wú)窮 RDL工藝勇挑大梁
  有著年復(fù)合增長(zhǎng)率30%的扇出型板級(jí)封裝，將在2025年實(shí)現(xiàn)4億美元的市場(chǎng)規(guī)模。這個(gè)封裝技術(shù)的后起之秀，因?yàn)楦m合大型封裝的批量生產(chǎn)，被業(yè)內(nèi)人士一致看好。

  與非網(wǎng)編輯

  421

  2021/11/02

  5G HPC
• 先進(jìn)封裝的“四要素”
  說(shuō)起傳統(tǒng)封裝，大家都會(huì)想到日月光ASE，安靠Amkor，長(zhǎng)電JCET，華天HT，通富微電TF等這些封裝大廠OSAT；說(shuō)起先進(jìn)封裝，當(dāng)今業(yè)界風(fēng)頭最盛的卻是臺(tái)積電TSMC，英特爾Intel，三星SAMSUNG等這些頂尖的半導(dǎo)體晶圓廠IC Foundry，這是為何呢？如果你認(rèn)為這些半導(dǎo)體晶圓大佬們似乎顯得有些"不務(wù)正業(yè)"？那你就大錯(cuò)特錯(cuò)了！

  Suny Li（李揚(yáng)）

  689

  2021/04/20

  先進(jìn)封裝 Wafer

正在努力加載...