加入星計劃,您可以享受以下權益:

  • 創(chuàng)作內容快速變現
  • 行業(yè)影響力擴散
  • 作品版權保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入
  • 正文
  • 相關推薦
  • 電子產業(yè)圖譜
申請入駐 產業(yè)圖譜

科研前線 | 新器件+新材料!TSRI成果為IC制造技術再添燃料

2021/05/31
306
閱讀需 5 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

在于新竹舉辦的2021年IEEE VLSI-TSA會議上,半導體研究中心發(fā)表了首個基于Ge溝道納米片GAA晶體管工藝的CMOS反相器器件,并演示了其電特性,相關研究有望在臺積電2nmGAA工藝上得到落地應用。

研究背景

目前,單溝道或多溝道堆疊的GAA環(huán)柵納米片和納米線結構*晶體管在亞5nm技術節(jié)點上備受矚目,主要的集成電路制造廠都公布了相應的技術發(fā)展規(guī)劃。GAA晶體管結構提供了優(yōu)良的靜電特性和短通道控制,NWs(nanowires,下同)或NSs(nanosheets,下同)的堆疊增加了載流子通量和電流大小。

在研究領域,GAA晶體管相關研究已經開展數年,除傳統(tǒng)Si材料溝道外,通過對SiGe、Ge、GeSn和InGaAs等新材料溝道進行堆疊的場效應晶體管相關研究皆有報道。

半導體研究中心(TSRI)團隊在制備晶體管陣列的基礎上,完成了首個由Ge溝道n/p型晶體管組成的CMOS反相器,相關成果以“The First Ge Nanosheets GAAFET CMOS Inverters Fabricated by 2D Ge/Si Multilayer Epitaxy, Ge/Si Selective Etching”發(fā)表于2021年超大規(guī)模集成電路技術系統(tǒng)與應用國際研討會(VLSI-TSA, 2021 International Symposium on VLSI Technology, Systems and Applications),朱俊霖為第一作者,羅廣禮教授為通訊作者。

*GAA,GAA(Gate-All-Around)指晶體管溝道被柵極所包圍的晶體管結構,nanowire、nanosheet、nanoribbon等晶體管結構都屬于GAA的一種。*nanosheet、nanowire,皆為納米材料結構,在晶體管中用于描述溝道形狀,由材料長寬參數的不同而有著不同的命名。

研究內容

實驗團隊在8英寸SOI晶圓上成功制備由三層Ge溝道堆疊GAA晶體管,并首次成功演示了具有功能的Ge納米片CMOS逆變器,電壓增益達到25V/V。在制造過程中涉及的關鍵工藝步驟是2D Ge/Si多層外延工藝、在60°C兆聲攪動條件下使用四甲基氫氧化銨的Ge上選擇性硅刻蝕工藝,以及S/D金屬化優(yōu)化工藝。

晶體管制備主要過程

不同工藝步驟下的NSs晶體管

滑動查看退火處理前后的晶體管TEM形貌圖

采用TiN/Y203柵極工藝制備的電容器C-V特性

滑動查看P型和n型晶體管的Id-Vg曲線

輸入輸出端電壓測量結果

S/D金屬化CMOS反相器的俯視SEM形貌

前景展望

GAA晶體管已被各大晶圓廠視為新的器件結構,而在硅基溝道中摻雜Ge材料的技術也已經在現有最先進制程FinFET器件中得到應用, TRSI將新型器件與新材料相結合,實現了Ge基溝道的NSs-GAA器件的制備并實現了CMOS功能的演示,該機構還與日本產業(yè)技術綜合研究所一同合作進行CFET器件*的聯合攻關,其研究成果有望在臺積電等新竹集成電路企業(yè)得到落地應用。

*CFET器件,在GAA技術基礎上更進一步的新型器件。

團隊介紹

半導體研究中心(Semiconductor Research Institute),是由芯片系統(tǒng)設計中心(CIC)與納米元件實驗室(NDL)規(guī)劃合并的半導體研究機構,2019年1月正式揭牌,也是全球首個整合集成電路設計、芯片下線制造及半導體元件工藝研究的科技研發(fā)中心。

論文原文鏈接:

https://ieeexplore.ieee.org/document/9440077

相關推薦

電子產業(yè)圖譜

《芯片揭秘》是由艾新教育&茄子燴精心策劃的一檔科技新媒體欄目。欄目由茄子燴CEO曹幻實女士擔任主持人,謝志峰博士擔任主講人,特邀半導體產業(yè)內從業(yè)者、參與者、見證者,通過對話展示嘉賓觀點、解讀行業(yè)發(fā)展趨勢,呈現產業(yè)人最真實的心聲,打造獨一無二的產業(yè)人自己的發(fā)聲平臺。