盡在芯片揭秘●科研前線
在5nm以下先進制程發(fā)展方向的探索中,國際半導體設備巨頭應用材料AMAT也在晶體管器件研究上進行了布局,針對CFET器件的性能與MOS管結構的選擇進行了研究,其成果發(fā)表于SISPAD 2020。CFET是一種在垂直方向上通過nMOS與pMOS的堆疊以達到面積縮小效果的晶體管結構,IMEC等知名研究機構認為這是3nm以下集成電路工藝的必然解決方案。
研究背景
隨著集成電路制造技術的不斷發(fā)展,當前的硅基CMOS工藝因靜電性能和寄生參數的瓶頸,晶體管的通過FEOL和BEOL工藝實現特征尺寸尺寸縮放的道路已趨近盡頭,而CFET(Complementary FET,一般翻譯為互補型場效應晶體管)是可以延續(xù)集成電路面積縮放的一種新型晶體管結構。
首先,CFET器件在垂直方向上實現pMOS和nMOS的堆疊,節(jié)省了水平方向的布局空間;其次,垂直堆疊簡化了pMOS與nMOS之間的端子接入過程。這使得設計擁有更少M0*(關鍵金屬層)數量的標準單元庫*(cell library)成為可能,并進一步降低標準單元的高度和面積。
各類研究已經證明,使用CFET結構可以將邏輯模塊和SRAM的面積節(jié)省至少25%。在CFET器件的結構設計中,FinFET和nanosheet晶體管都是主要候選,例如之前欄目曾報導的IMEC關于CFET器件的研究成果,使用的是在p型FinFET上堆疊n型nanosheet晶體管的CFET器件。
而AMAT應用材料公司的研究團隊則將重心放在了FBC(Fin基結構,即p/n型晶體管均為FinFET)與SBC(sheet基結構,即p/n型晶體管均為nanosheet FET)的評估和對比,相關成果以“Complementary FET Device and Circuit Level Evaluation Using Fin-Based and Sheet-Based Configurations Targeting 3nm Node and Beyond”發(fā)表于IEEE國際半導體工藝與器件仿真會議(IEEE SISPAD),應用材料的Ashish Pal、El Mehdi Bazizi等七名研究人員為本文共同作者,Liu Jiang為通訊作者。
*M0:金屬后道工藝的第一層金屬,通常稱為關鍵金屬層。在晶圓廠中,臺積電和英特爾將這層定義為M0,而三星叫M1。
*標準單元庫:IP庫中最基本的一種。在一個標準單元庫中,從系統行為描述、邏輯綜合、邏輯功能模擬,到時序分析、驗證,直至版圖設計中的自動布局、布線,有一個內容豐富、功能完整的單元庫的支持。
研究內容
研究團隊使用3D-TCAD模擬CFET的工藝過程,并比較鰭型(Fin-based)結構和片型(Sheet-based)結構CFET器件的特性。為了準確比較這兩種結構的性能,研究團隊構建了一個漂移擴散研究模型,并通過準經典*次價鍵(sub-band)玻爾茲曼輸運方程*。研究結果,在相同的有效溝道寬度下,片型CFET的nMOS比鰭型CFET的驅動電流高10%;對于pMOS,片型CFET比鰭型CFET的驅動電流低5%。在相同的封裝工藝標準下,以增加納米片寬度為變量,片型CFET的nMOS和pMOS的驅動電流相比鰭型CFET分別高出73%和47%。以31級環(huán)形振蕩器為典型電路模型,在相同溝道寬度下,Vdd=0.7V時,片型CFET電路性能比鰭型CFET高出2.6%;在相同的器件面積下,片型CFET電路性能比鰭型CFET高出9%。
*準經典,又稱半經典,指在特定條件下,將電子近似地作為經典粒子處理,得到基本合理的結果,這類模型稱之為準經典模型,適用于恒定弱外場等條件。具體處理方法為:對外場用經典方式處理,對晶格周期場采用能帶論的量子力學處理方式。
*玻爾茲曼輸運方程,Boltzmann Transport Equation,路德維希·玻爾茲曼提出的一個方程,用于描述非平衡狀態(tài)熱力學系統的統計行為。
模擬3nm CFET的工藝流程和關鍵參數情況
片型CFET和鰭型CFET的版圖示意圖
晶體管結構示意圖,鰭型溝道寬度/高度分別為5nm/18nm,
可以看出片型CFET擁有更小的柵極距(Gate pitch)
nMOS中的電子遷移率分布
3種CFET結構的Ion-Ioff性能比較
3種CFET結構環(huán)形振蕩器性能比較
前景展望
CFET結構作為學界重點研究的納米晶體管結構,是一種具革命性的器件結構。盡管CFET的工藝流程非常復雜,也也將導致其高昂的量產難度和成本,但其在縮小晶體管面積的效果卓越,很可能在未來下一代CMOS微縮工藝的解決路徑。
作為設備廠商中“大而全”代表的國際巨頭應用材料,不僅在設備工藝的研發(fā)上領先,并且也在先進器件結構的前沿研究領域發(fā)力,在學術研究的水平不亞于IMEC等研究型機構,其技術布局的前瞻性令人側目。這也是集成電路領域“強者恒強”特點的一個縮影,即:具有壟斷地位的國際巨頭,在研發(fā)領域上得以投入更多資源以獲取更大技術領先程度進而轉化為市場占有率。
論文原文鏈接:
https://ieeexplore.ieee.org/document/9241655/