CMOS工藝-STI（淺溝槽隔離）

知識星球（星球名：芯片制造與封測技術社區(qū)，星球號：63559049）里的學員問：能介紹STI工藝嗎？相比于LOCOS，STI工藝有哪些有點？什么是STI工藝？

STI（Shallow Trench Isolation）淺溝槽隔離，先在硅片上刻蝕淺溝槽，然后填充氧化硅，形成電氣隔離層。主要作用是將CMOS的nMOSFET和pMOSFET隔離開，防止相互干擾。什么是LOCOS工藝？

LOCOS（局部氧化硅），是一種早期的隔離技術。在硅片表面進行局部氧化來形成氧化硅來隔離。LOCOS主要的缺點是‘鳥嘴效應’，隨著集成電路的尺寸越來越小，LOCOS工藝的“鳥嘴效應”導致器件之間的隔離區(qū)域變得太大，無法滿足先進制程對高密度集成的要求，因此LOCOS工藝逐漸被替代。STI工藝流程？

1. 薄膜沉積（Stack deposition）：

首先，在硅襯底上依次沉積氧化硅、氮化硅，并做好光刻膠圖形。氧化硅起到電氣隔離的作用，而氮化硅則是保護硅襯底在后續(xù)的熱氧化步驟中不被氧化，光刻膠圖形是刻蝕掩模的作用。

2. 干法刻蝕（Dry etch by RIE）：

用RIE的方法刻蝕掉多余的SiO2，SiN。所用氣體均為CF4+Ar，SiN刻蝕的角度在87°左右，以便于后續(xù)的溝槽填充。而硅的刻蝕而用Cl2+HBr氣體，角度在85°左右，且側(cè)壁光滑沒有損傷。

3. 光刻膠去除（Photoresist removal）。

4. 熱氧化（Thermal Oxidation）：

對溝槽側(cè)壁進行熱氧化，形成一層薄的氧化硅，該層可以作為后續(xù)填充氧化物的緩沖層，并且能夠修復在刻蝕過程中產(chǎn)生的表面損傷。

5. 溝槽填充（Filling trench with CVD-Oxide）：

使用化學氣相沉積（CVD）方法填充溝槽，通常使用二氧化硅作為填充材料，以形成隔離區(qū)。

6. 化學機械拋光（CMP）：

通過CMP工藝，溝槽中的氧化硅層平坦化，并去除氮化硅上多余的氧化硅。

7. 去除氮化硅掩膜（Removal of the protective nitride），得到完整的隔離結(jié)構(gòu)。

關于SEMIBAY芯灣展，分為展會+論壇，共有二十大論壇，其中展會和開放論壇是免費的，另有6場閉門付費論壇，Tom在其中的兩場閉門論壇有講演：