国产一区二区三区性爱视频 ,亚洲精品人成影精品院

SoC（ on Chip）作為芯片設計的主流，已經(jīng)成為現(xiàn)代集成電路技術發(fā)展的核心。

896

10/21 11:10

SoC設計系統(tǒng)級封裝

智權半導體/SmartDV力助高速發(fā)展的中國RISC-V CPU IP廠商走上高質(zhì)量發(fā)展之道

進入2024年，全球RISC-V社群在技術和應用兩個方向上都在加快發(fā)展，中國國內(nèi)的RISC-V CPU IP提供商也在內(nèi)核性能和應用擴展方面取得突破。從幾周前在杭州舉行的2024年RISC-V中國峰會以及其他行業(yè)活動和廠商活動中，可以清楚地看到這一趨勢。作為全球領先的IP供應商，SmartDV也從其中國的客戶和志趣相投的RISC-V CPU IP供應商那里獲得了一些建議和垂詢，希望和我們建立伙伴關

與非網(wǎng)編輯

1220

10/08 07:47

RISC-V 加速器

芯原股份選用Arteris互連IP助力其高性能SoC設計

Arteris FlexNoC 5互連IP的物理感知功能可增強時序收斂，緩解線路擁塞并減少設計迭代，從而實現(xiàn)更可靠的芯片設計致力于加速片上系統(tǒng)（SoC）創(chuàng)建的領先系統(tǒng) IP 供應商Arteris, Inc.（納斯達克股票代碼：AIP）今日宣布，一站式芯片定制服務和半導體IP授權服務提供商芯原微電子（上海）股份有限公司（芯原股份，688521.SH）已獲得Arteris FlexNoC 5互連IP

與非網(wǎng)編輯

1024

09/10 07:49

SoC 芯片設計

燦芯半導體推出高性能4.5Gbps/lane MIPI D-PHY IP

一站式定制芯片及IP供應商——燦芯半導體（上海）股份有限公司（燦芯股份，688691）宣布推出高性能4.5Gbps/lane MIPI D-PHY IP。該IP支持4條數(shù)據(jù)通道(lane)，每條通道的數(shù)據(jù)傳輸速率高達4.5Gbps, 總數(shù)據(jù)傳輸速率可達18Gbps，此解決方案可以滿足各種高速通信的需求。

與非網(wǎng)編輯

1253

08/29 13:33

數(shù)據(jù)傳輸 SoC設計

Semidynamics公布其全新一體式AI IP的張量單元效率數(shù)據(jù)

歐洲RISC-V定制內(nèi)核AI專家Semidynamics公布其運行LlaMA-2 70億參數(shù)大語言模型 (LLM) 的‘一體式’ AI IP的張量單元效率數(shù)據(jù)。Semidynamics的CEO Roger Espasa解釋道：“傳統(tǒng)的人工智能設計使用三個獨立的計算元件：CPU、GPU（圖形處理器單元）和通過總線連接的NPU（神經(jīng)處理器單元）。這種傳統(tǒng)架構(gòu)需要DMA密集型編程，這種編程容易出錯、速度

與非網(wǎng)編輯

1137

07/04 08:30

人工智能 RISC-V

SoC設計

資訊