加入星計(jì)劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入

FinFET

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

FinFET全稱Fin Field-Effect Transistor，中文名叫鰭式場(chǎng)效應(yīng)晶體管，是一種新的互補(bǔ)式金氧半導(dǎo)體晶體管。FinFET命名根據(jù)晶體管的形狀與魚鰭的相似性。其電子顯微鏡照片如左圖所示。FinFET源自于傳統(tǒng)標(biāo)準(zhǔn)的晶體管—場(chǎng)效應(yīng)晶體管（Field-Effect Transistor，F(xiàn)ET）的一項(xiàng)創(chuàng)新設(shè)計(jì)。在傳統(tǒng)晶體管結(jié)構(gòu)中，控制電流通過的閘門，只能在閘門的一側(cè)控制電路的接通與斷開，屬于平面的架構(gòu)。在FinFET的架構(gòu)中，閘門成類似魚鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開。 這種設(shè)計(jì)可以大幅改善電路控制并減少漏電流（leakage），也可以大幅縮短晶體管的柵長(zhǎng)。

FinFET全稱Fin Field-Effect Transistor，中文名叫鰭式場(chǎng)效應(yīng)晶體管，是一種新的互補(bǔ)式金氧半導(dǎo)體晶體管。FinFET命名根據(jù)晶體管的形狀與魚鰭的相似性。其電子顯微鏡照片如左圖所示。FinFET源自于傳統(tǒng)標(biāo)準(zhǔn)的晶體管—場(chǎng)效應(yīng)晶體管（Field-Effect Transistor，F(xiàn)ET）的一項(xiàng)創(chuàng)新設(shè)計(jì)。在傳統(tǒng)晶體管結(jié)構(gòu)中，控制電流通過的閘門，只能在閘門的一側(cè)控制電路的接通與斷開，屬于平面的架構(gòu)。在FinFET的架構(gòu)中，閘門成類似魚鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開。 這種設(shè)計(jì)可以大幅改善電路控制并減少漏電流（leakage），也可以大幅縮短晶體管的柵長(zhǎng)。收起

查看更多
  • FD-SOI，半導(dǎo)體“特色”工藝之路能否走通？
    FD-SOI，半導(dǎo)體“特色”工藝之路能否走通？
    在進(jìn)入28納米節(jié)點(diǎn)時(shí)，半導(dǎo)體邏輯制造工藝出現(xiàn)了分岔。一條路線走向了三維工藝，即大家所熟知的FinFET，代表廠商有臺(tái)積電、英特爾和中芯國(guó)際等晶圓制造廠商；另一條路線則還在堅(jiān)持平面工藝，被稱為FD-SOI（Fully Depleted Silicon-on-Insulator，全耗盡硅型絕緣體上硅），代表廠商有意法半導(dǎo)體（STMicroelectronics）。三星電子與格羅方德（GlobalFoundries）則兩條腿走路，對(duì)FinFET與FD-SOI都有布局，但三星的先進(jìn)邏輯制造工藝還是以FinFET為主。
    1180
    10/31 12:50
  • 什么是FD-SOI，為什么歐洲執(zhí)著于此？
    FD-SOI（fully depleted silicon-on-insulator）解決了芯片制造商的漏電問題，但該技術(shù)落后于更傳統(tǒng)的FinFET工藝。
    9.4萬
    09/27 12:13
  • 一文讀懂 | 集成電路制造技術(shù)
    集成電路的歷史從1958年TI的第一顆Flip-Flop電路開始，那時(shí)候只有兩個(gè)晶體管組成一個(gè)反相器而已。發(fā)展至今已有十億個(gè)晶體管的CPU了，而這些都不得不來自于半導(dǎo)體制造業(yè)的技術(shù)推進(jìn)得以持續(xù)scalable。
    8.9萬
    09/27 13:34
  • 什么是FinFET？一文帶你全方位認(rèn)識(shí)FinFET
    今天我們一起來學(xué)習(xí)一下：什么是FinFET？它到底有多牛？它為什么這么牛？
  • 降低半導(dǎo)體金屬線電阻的沉積和刻蝕技術(shù)
    降低半導(dǎo)體金屬線電阻的沉積和刻蝕技術(shù)
    01 介紹 銅的電阻率由其晶體結(jié)構(gòu)、空隙體積、晶界和材料界面失配決定，并隨尺寸縮小而顯著提升。通常，銅線的制作流程是用溝槽刻蝕工藝在低介電二氧化硅里刻蝕溝槽圖形，然后通過大馬士革流程用銅填充溝槽。但這種方法會(huì)生出帶有明顯晶界和空隙的多晶結(jié)構(gòu)，從而增加銅線電阻。為防止大馬士革退火工藝中的銅擴(kuò)散，此工藝還使用了高電阻率的氮化鉭內(nèi)襯材料。 我們可以使用物理氣相沉積 (PVD) 以10至100電子伏特的高