融合賦能 芯華章發(fā)布高性能FPGA雙模驗(yàn)證系統(tǒng) 打造統(tǒng)一硬件驗(yàn)證平臺(tái)
新產(chǎn)品亮相 統(tǒng)一的硬件仿真與原型驗(yàn)證系統(tǒng) 不斷發(fā)展的SoC和Chiplet芯片創(chuàng)新,使芯片規(guī)模不斷擴(kuò)大,系統(tǒng)驗(yàn)證時(shí)間不斷增加,對(duì)高性能硬件驗(yàn)證系統(tǒng)提出了更多的需求,包括虛擬或物理驗(yàn)證、深度調(diào)試、提前軟件開(kāi)發(fā)等,這些需求往往需要切換多種EDA工具配合完成,不僅存在重復(fù)勞動(dòng)或者耗費(fèi)人力進(jìn)行轉(zhuǎn)換的問(wèn)題,也導(dǎo)致了數(shù)據(jù)的碎片化,降低了驗(yàn)證重用的可能性,大大降低了驗(yàn)證效率。 芯華章生態(tài)及產(chǎn)品發(fā)布會(huì)現(xiàn)場(chǎng) 樺捷H