加入星計劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴散
  • 作品版權(quán)保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

華清遠見

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

華清遠見教育集團，一家專注IT就業(yè)培訓(xùn)的教育機構(gòu)，成立于2004年。主要課程學(xué)科包括：嵌入式人工智能培訓(xùn)、物聯(lián)網(wǎng)培訓(xùn)、JavaEE培訓(xùn)、HTML5培訓(xùn)、Python+人工智能培訓(xùn)、VR/AR培訓(xùn)。

華清遠見教育集團，一家專注IT就業(yè)培訓(xùn)的教育機構(gòu)，成立于2004年。主要課程學(xué)科包括：嵌入式人工智能培訓(xùn)、物聯(lián)網(wǎng)培訓(xùn)、JavaEE培訓(xùn)、HTML5培訓(xùn)、Python+人工智能培訓(xùn)、VR/AR培訓(xùn)。收起

查看更多
  • verilog HDL基礎(chǔ)之：實例3 數(shù)字跑表
    本節(jié)通過Verilog HDL語言編寫一個具有“百分秒、秒、分”計時功能的數(shù)字跑表，可以實現(xiàn)一個小時以內(nèi)精確至百分之一秒的計時。數(shù)字跑表的顯示可以通過編寫數(shù)碼管顯示程序來實現(xiàn)，本實例只給出數(shù)字跑表的實現(xiàn)過程。讀者還可以通過增加小時的計時功能，實現(xiàn)完整的跑表功能。
  • Verilog HDL基礎(chǔ)之：時序邏輯電路
    在Verilog HDL語言中，時序邏輯電路使用always語句塊來實現(xiàn)。
  • Verilog HDL基礎(chǔ)之：Verilog HDL語言簡介
    Verilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設(shè)計。它允許設(shè)計者用它來進行各種級別的邏輯設(shè)計，可以用它進行數(shù)字邏輯系統(tǒng)的仿真驗證、時序分析、邏輯綜合。它是目前應(yīng)用最廣泛的一種硬件描述語言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創(chuàng)的。
  • Verilog HDL基礎(chǔ)之：賦值語句和塊語句
    在Verilog HDL語言中，信號有兩種賦值方式：非阻塞賦值方式和阻塞賦值方式。塊語句通常用來將兩條或多條語句組合在一起，使其在格式上看更像一條語句。塊語句有兩種：一種是begin_end語句，通常用來標識順序執(zhí)行的語句，用它來標識的塊稱為順序塊；另一種是fork_join語句，通常用來標識并行執(zhí)行的語句。
  • Verilog HDL基礎(chǔ)之：數(shù)據(jù)類型和運算符
    Verilog HDL中總共有19種數(shù)據(jù)類型，數(shù)據(jù)類型是用來表示數(shù)字電路硬件中的數(shù)據(jù)儲存和傳送元素的。在本書中，我們先只介紹4個最基本的數(shù)據(jù)類型，它們分別是：reg型，wire型，integer型和parameter型。