手把手教你用Verilog在FPGA上實現(xiàn)CNN

該系列課程包括12講：

第一講????Lenet-5神經(jīng)網(wǎng)絡(luò)訓(xùn)練

第二講????使用verilog在FPGA上實現(xiàn)CNN整體介紹+加法器verilog代碼解析和仿真

第三講????乘法器verilog代碼解析和仿真

第四講????處理單元(Processing Element) verilog代碼解析和仿真

第五講????實現(xiàn)單個窗口卷積(Convolution Unit) verilog代碼解析和仿真

第六講????對輸入的image進行數(shù)據(jù)重排(RFselector) verilog代碼解析和仿真

第七講????執(zhí)行一個filter與完整image的卷積操作(Single Filter Layer) verilog代碼解析和仿真

第八講????平均池化單元(AvgUnit) verilog代碼解析和仿真

第九講????執(zhí)行單通道的image平均池化(AvgPoolSingle) verilog代碼解析和仿真

第十講????激活層(Relu) verilog代碼解析和仿真

第十一講 全連接層(Layer) verilog代碼解析和仿真

第十二講 Lenet-5網(wǎng)絡(luò)模型的verilog整體搭建與仿真驗證

該系列課程用到的工具：

vivado 2018.3、tensorflow

該系列課程需要的基礎(chǔ)知識：

verilog基本語法、python、深度神經(jīng)網(wǎng)絡(luò)基礎(chǔ)知識、數(shù)電基礎(chǔ)知識

該系列課程適合人群：

對神經(jīng)網(wǎng)絡(luò)有濃厚興趣，同時對于FPGA設(shè)計開發(fā)也有濃厚興趣并想通過編寫verilog代碼實現(xiàn)快速上手的人群，是一個軟硬件結(jié)合的課程，沒有基礎(chǔ)知識里面也有補充，新手也適宜。做軟件想知道怎么在FPGA硬件上快速實現(xiàn)的人，都適宜。