如何實(shí)現(xiàn)高精度測(cè)量的節(jié)能模數(shù)轉(zhuǎn)換？

與SAR-ADC相比，Σ-Δ ADC有一些優(yōu)勢(shì)。首先，它們通常具有更高的分辨率。此外，它們通常與可編程增益放大器(PGA)和通用輸入/輸出(GPIO)集成。因此，Σ-Δ ADC非常適合直流和低頻高精度信號(hào)調(diào)理和測(cè)量應(yīng)用。但是，由于固定過(guò)采樣速率較高，Σ-Δ ADC通常功耗更高，在電池供電的應(yīng)用中，會(huì)導(dǎo)致使用壽命縮短。

如果輸入電壓很?。丛诤练秶鷥?nèi)），則必須先放大輸入電壓，以便ADC更輕松地進(jìn)行管理。需要使用PGA模擬前端(AFE)連接小于10 mV輸出的電壓。例如，為了將橋式電路的小電壓連接到具有2.5 V輸入范圍的Σ-Δ ADC，PGA必須具有250的增益。但是，由于噪聲電壓也被放大，這會(huì)導(dǎo)致ADC輸入端的噪聲變大。24位Σ-Δ ADC的有效分辨率因此被大幅降低到12位。不過(guò)，在某些情況下，無(wú)需使用ADC中的所有碼值，有時(shí)進(jìn)一步放大也無(wú)法再改善動(dòng)態(tài)范圍。Σ-Δ ADC的另一個(gè)缺點(diǎn)是，由于其內(nèi)部復(fù)雜性，通常成本較高。

一種同樣準(zhǔn)確但更經(jīng)濟(jì)和更高效的替代方案是將SAR-ADC與儀表放大器相結(jié)合，如圖1所示。

圖1. 顯示簡(jiǎn)化橋式測(cè)量電路與儀表放大器和SAR-ADC相結(jié)合的示意圖。

SAR-ADC的功能可分為兩個(gè)階段：數(shù)據(jù)采集階段和轉(zhuǎn)換階段?；旧希跀?shù)據(jù)采集階段，電流消耗很低。大多數(shù)SAR-ADC甚至?xí)谵D(zhuǎn)換間隙斷電。轉(zhuǎn)換階段汲取的電流最多。功耗取決于轉(zhuǎn)換率，并與采樣速率成線性比例關(guān)系。對(duì)于針對(duì)慢速響應(yīng)測(cè)量（即測(cè)量的量變化緩慢的測(cè)量，例如溫度測(cè)量）的節(jié)能應(yīng)用，應(yīng)使用低轉(zhuǎn)換率來(lái)保持電流汲取，從而降低損耗。圖2顯示了 AD4003 在不同采樣速率下的功率損耗。在1 kSPS時(shí)，功率損耗約為10 µW；在1 MSPS時(shí)，已增加至10 mW。

圖2. AD4003中的功率損耗作為采樣速率的一個(gè)函數(shù)。

與這種慢速測(cè)量相比，Σ-Δ ADC具有過(guò)采樣的優(yōu)勢(shì)，同時(shí)使用比輸出速率高得多的內(nèi)部振蕩器頻率。這使設(shè)計(jì)者能夠?qū)⒉蓸觾?yōu)化為速度較快、噪聲性能較差；或者速度較低，而濾波、噪聲整形（將噪聲移至感興趣測(cè)量區(qū)域之外的頻帶）及噪聲性能較好。不過(guò)，這意味著與SAR-ADC相比，Σ-Δ ADC的功耗要高得多。許多Σ-Δ ADC的有效分辨率和無(wú)噪聲分辨率均在其數(shù)據(jù)手冊(cè)中有所提及，因此很容易比較權(quán)衡。

Σ-Δ ADC與PGA的組合以及SAR-ADC與儀表放大器的組合都適用于高精度測(cè)量應(yīng)用中的信號(hào)轉(zhuǎn)換。這兩種解決方案的準(zhǔn)確性差不多。不過(guò)，對(duì)于節(jié)能或電池供電的測(cè)量應(yīng)用，SAR-ADC與儀表放大器的組合更好，與由PGA和Σ-Δ ADC組成的解決方案相比，其功耗和成本更低。此外，具有高增益的PGA通常會(huì)限制性能，因?yàn)樵肼曇矔?huì)被放大。本文僅介紹了一種適用于SAR-ADC的可行解決方案。還有更多的集成解決方案，例如 AD7124-4/AD7124-8 等集成PGA的Σ-? ADC。