面向下一代網(wǎng)絡(luò)需求，以太網(wǎng)PHY產(chǎn)品如何“超前布局”？

在混合工作和網(wǎng)絡(luò)地理分布增長的推動下，對網(wǎng)絡(luò)基礎(chǔ)設(shè)施的帶寬和安全性的需求正在重新定義無邊界網(wǎng)絡(luò)。據(jù)650集團預測，在人工智能/機器學習（AI/ML）應(yīng)用的帶動下，400G（每秒千兆位）和800G的總端口帶寬將以每年50%以上的速度增長。這種急劇的增長正在擴大向112G PAM4連接的過渡，不僅是云數(shù)據(jù)中心和電信服務(wù)提供商的交換機和路由器，還包括企業(yè)以太網(wǎng)交換平臺。

日前，Microchip（微芯）推出了全新的META-DX2+ PHY系列產(chǎn)品。據(jù)介紹，這是業(yè)界首款集成1.6T（太比特/秒）線速端到端加密和端口聚合功能的解決方案，可助力企業(yè)以太網(wǎng)交換機、安全設(shè)備、云互連路由器和光傳輸系統(tǒng)向112G PAM4連接過渡，并保持尺寸緊湊性。

META-DX2+具有可配置1.6T數(shù)據(jù)通路架構(gòu)，在總變速器容量和由其獨特的ShiftIO能力實現(xiàn)的無中斷2:1保護開關(guān)復用模式方面，優(yōu)于競爭對手2倍。靈活的XpandIO端口聚合能力優(yōu)化了路由器/交換機的端口利用率，支持低速率流量。此外，這些器件還支持IEEE 1588 C/D類精確時間協(xié)議（PTP），以實現(xiàn)5G和企業(yè)關(guān)鍵業(yè)務(wù)服務(wù)所需的精確納秒時間戳。

下一代設(shè)備的多樣化需求

Microchip通信業(yè)務(wù)部資深產(chǎn)品營銷經(jīng)理郎濤表示，第一代META-DX1產(chǎn)品支持1G到400G速率，建立在這代產(chǎn)品的成功基礎(chǔ)上，META-DX2+可支持1G到800G的以太網(wǎng)速率。他指出，通過添加800G以太網(wǎng)速率、112G PAM4 Serdes 以及包括 MACsec和IPsec在內(nèi)的加密技術(shù)，META-DX2+的優(yōu)勢體現(xiàn)在豐富的適用于各種應(yīng)用類型的功能集。當客戶采用META-DX2+ 做共平臺設(shè)計時，他們可以在不同產(chǎn)品不同應(yīng)用中重復使用META-DX2+的硬軟件設(shè)計從而節(jié)省大量研發(fā)時間和資源。

Microchip通信業(yè)務(wù)部資深產(chǎn)品營銷經(jīng)理郎濤

郎濤認為，META-DX2+作為一款具備端口聚合功能的太比特級安全以太網(wǎng)PHY系列產(chǎn)品，可滿足多種設(shè)備類型的需求，例如云互連路由器、企業(yè)級以太網(wǎng)交換機、安全設(shè)備、AI/ML 算力節(jié)點和光傳送系統(tǒng)等，它都將發(fā)揮出關(guān)鍵作用。

其中，云數(shù)據(jù)中心互連將受惠于META-DX2+的大容量1.6T帶寬和加密能力，其1.6T的gearbox容量是同類方案的兩倍；而加密功能不僅保護了數(shù)據(jù)鏈路的安全，同時釋放了中央處理器的負擔。

對于企業(yè)級交換和路由設(shè)備來說，則可以利用 META-DX2+的端口聚合功能，將多個低速率端口匯聚到一個高速端口，從而使中央處理器或交換芯片能夠?qū)⒍丝谶\行在最高速率以達到最大容量。與此同時，所有端口仍然能實現(xiàn)加密、PTP 和其他功能。他強調(diào)，IPsec對企業(yè)客戶來說尤其有價值，因為可以對網(wǎng)絡(luò)中的鏈路實現(xiàn)端到端的線速加密。

對于光傳送系統(tǒng)來說，利用 META-DX2+內(nèi)部的可編程交叉連接功能可以靈活地與各種相干光模塊、灰光模塊和直連電纜（ DAC）連接，并支持以太網(wǎng)、OTN 和其他私有速率。

總體而言，針對下一代設(shè)備所需，META-DX2+可提供如下功能：第一，1.6T gearbox容量-為4x400G設(shè)計提供面積最小的PHY。與其他需要兩個PHY芯片的方案相比，META-DX2+節(jié)省超過20%的電路板面積。第二，集成了MACsec和IPsec的線速加密，為云數(shù)據(jù)中心和企業(yè)網(wǎng)絡(luò)提供端到端的安全保證。第三，XpandIO技術(shù)支持把低速以太網(wǎng)客戶端口聚合成高速以太網(wǎng)接口，以實現(xiàn)企業(yè)平臺的優(yōu)化。第四，用于5G回傳和關(guān)鍵業(yè)務(wù)服務(wù)的納秒級時鐘戳，可滿足IEEE 1588 PTP協(xié)議 C/D 類時鐘的要求。第五，對私有速率的支持和內(nèi)置交叉連接功能，可用于AI/ML加速器之間的靈活連接。第六，ShiftIO技術(shù)、交叉連接功能以及OTN 速率的支持，可實現(xiàn)光傳送系統(tǒng)所需的靈活連接。

如何滿足網(wǎng)絡(luò)升級需求？

根據(jù)Cisco全球云指數(shù)測算，超大規(guī)模數(shù)據(jù)中心正在迅速增長，到2021年底，占到所有運行中的數(shù)據(jù)中心中的53%左右。因此，向112G(千兆位每秒)PAM4串行器/解串器(SerDes)生態(tài)系統(tǒng)演進，以適應(yīng)高密度交換、包處理和光學需要，正成為數(shù)據(jù)中心最熱門的話題之一。

650集團創(chuàng)始人兼技術(shù)分析師Alan Weckel指出，隨著業(yè)界向高密度路由器和交換機的112G PAM4串行生態(tài)系統(tǒng)過渡，線速加密和有效利用端口容量變得越來越重要。他認為，在實現(xiàn)MACsec和IPsec加密、利用端口聚合優(yōu)化端口容量以及靈活地將路由/交換芯片連接到多速率400G和800G光學器件方面，Microchip的META-DX2+系列將發(fā)揮重要作用。

郎濤談到，業(yè)內(nèi)正處于向112G過渡的早期階段，盡管224G SerDes 是邁向未來的合乎邏輯的一步，但仍需要一些時間。當前，112G PAM4 SerDes 已被廣泛用于下一代交換機和光模塊中，它使端口密度比上一代提高了1倍，同時也推動了對retimer/PHY的需求以獲得良好的信號完整性。

隨著數(shù)據(jù)流量持續(xù)激增，網(wǎng)絡(luò)架構(gòu)將進一步升級，從400G向800G演進的需求也在浮出水面。那么，這其中有哪些重點需求要去滿足？

郎濤表示，首先，從400G升級到800G將使每個端口的容量翻倍，但QSFP端口的形態(tài)和8個電通道并沒有變化，所以關(guān)鍵是將56G PAM4信號演進到112G PAM4 信號。其次，新的交換芯片和路由芯片已采用112G PAM4的SerDes通道互連，而META-DX2+可以支持這種連接。從成本角度來看。當前基于QSFP-DD形態(tài)的400GE或400ZR光模塊已經(jīng)很實惠，因此，META-DX2+將能夠以其業(yè)界最大的1.6T gearbox容量，幫助400G光模塊（每通道 56G PAM4）與新設(shè)備的112G PAM4通道輕松相連。

契合三大應(yīng)用關(guān)注點

成本、可快速開發(fā)、安全等，無疑都是網(wǎng)絡(luò)應(yīng)用中的關(guān)注重點。

適用于META-DX2系列的Microchip第二代以太網(wǎng)PHY SDK，通過現(xiàn)場驗證的API庫和固件降低了開發(fā)成本。該SDK支持該系列中所有META-DX2L和META-DX2+ PHY器件。包括對開放計算項目（OCP）交換機抽象接口（SAI）PHY擴展的支持，以便在支持SAI的各種網(wǎng)絡(luò)操作系統(tǒng)（NOS）中實現(xiàn)對META-DX2 PHY的跨平臺支持。

與META-DX2L重定時器一樣，全新系列META-DX2+ PHY可與Microchip的PolarFire FPGA、ZL30632高性能PLL、振蕩器、穩(wěn)壓器和其他組件一起使用。這些組件已作為系統(tǒng)得到預先驗證，有助于加快設(shè)計投產(chǎn)。

在安全方面，META-DX2+支持MACsec和IPsec的線速加密。由于隨著端口速率的不斷增加，加密會給處理器帶來很大的負擔，因此。META-DX2+ 把加密功能從分組處理器上釋放，以便系統(tǒng)更輕松地擴展端到端加密的帶寬。META-DX2+系列允許帶加密和不帶加密的統(tǒng)一硬件設(shè)計，并且使用相同的軟件SDK。

此外，系統(tǒng)啟動映像文件和 META-DX2+固件可以使用Microchip CEC1736“Root of Trust”器件進行驗證，確保產(chǎn)品安全。

在同時保證產(chǎn)品的高安全性和易用性方面，Microchip通過提供一系列引腳兼容的重定時器和帶有加密選項的高級PHY產(chǎn)品組合，支持開發(fā)人員能夠擴展設(shè)計，在通用板設(shè)計和軟件開發(fā)工具包（SDK）的基礎(chǔ)上增加MACsec和IPsec。