異構(gòu)集成逐漸成為IP核發(fā)展新機(jī)遇

文︱BRIAN BAILEY

來(lái)源︱Semiconductor Engineering

編譯 | 編輯部

長(zhǎng)期以來(lái)，IP設(shè)計(jì)市場(chǎng)日新月異，新興技術(shù)的演進(jìn)與迭代不斷加速，異構(gòu)集成與Chiplet逐漸成為全新的行業(yè)發(fā)展方向。與此同時(shí)，新技術(shù)的出現(xiàn)也為行業(yè)帶來(lái)了全新的挑戰(zhàn)。對(duì)于企業(yè)而言，若想要在這一領(lǐng)域獲得市場(chǎng)主導(dǎo)權(quán)，就必須更加靈活高效，引入更多潛在標(biāo)準(zhǔn)，并對(duì)各種形式的集成深度探索，以滿足復(fù)雜多變的市場(chǎng)需求。

從市場(chǎng)的角度來(lái)看，兩大領(lǐng)域分類(lèi)對(duì)技術(shù)的要求各不相同。首先，對(duì)SoC進(jìn)行分解，并利用多種制造技術(shù)完善功能模塊性能。其次，可以將外購(gòu)的Chiplet集成至一個(gè)封裝內(nèi)，而不是將這些功能集成到電路板上。

SoC分解

雖然摩爾定律在技術(shù)意義上仍在延續(xù)，但其經(jīng)濟(jì)意義已經(jīng)逐漸衰退。鑒于此，業(yè)界正全力探索延續(xù)摩爾定律的可能性，包括將功能分散到多個(gè)芯片上，然后在封裝上集成這些芯片。

這可能會(huì)讓AI加速器架構(gòu)更具可擴(kuò)展性，其中處理模組不再受限于標(biāo)線大小。“為什么要拆分SoC？”Synopsys產(chǎn)品營(yíng)銷(xiāo)總監(jiān)Mick Posner表示。“或許是裸晶片尺寸達(dá)到了理論極限，或許是想要擴(kuò)展處理器單元或AI單元。這就需要將更成熟的技術(shù)應(yīng)用于部分設(shè)計(jì)中。所有這些可能性都為全新IP設(shè)計(jì)帶來(lái)了巨大的潛在機(jī)遇。從根本上說(shuō)，只需設(shè)置額外的接口將其連接起來(lái)。”

這些接口將影響功耗和性能。“異構(gòu)集成允許公司集成標(biāo)線尺寸不一的設(shè)備，但如果可以在單個(gè)芯片中做到這一點(diǎn)，那么肯定會(huì)獲得最高的性能和最低的功耗。”西門(mén)子EDA高級(jí)封裝解決方案總監(jiān)Tony Mastroianni表示。“但你只能走這么遠(yuǎn)。一旦你擊中了光罩大小，你就擊中了它。如果你看看一個(gè)AI處理器，那些通常通過(guò)有多個(gè)芯片連接到電路板來(lái)擴(kuò)展。這些電路板連接需要長(zhǎng)距離的SerDes。一個(gè)有趣的建筑是有瓷磚。它們可能是光罩大小，您可以構(gòu)建這些陣列，而不是在電路板上，而是在大型轉(zhuǎn)接板上構(gòu)建這些陣列。一些有機(jī)轉(zhuǎn)接板技術(shù)允許更高水平的集成。”

雖然這些圖塊今天可能安裝在轉(zhuǎn)接板上，但將來(lái)它們可能是3D圖塊。“一個(gè)廣泛的異構(gòu)集成生態(tài)系統(tǒng)將使摩爾定律回到正軌，同時(shí)提高靈活性和產(chǎn)量，”Fraunhofer IIS自適應(yīng)系統(tǒng)工程部高級(jí)混合信號(hào)自動(dòng)化集團(tuán)經(jīng)理Benjamin Prautsch表示。“從這個(gè)意義上說(shuō)，IP優(yōu)化和定制并不一定相互矛盾。但重點(diǎn)將更多地轉(zhuǎn)移到封裝設(shè)計(jì)層面，以及接口的標(biāo)準(zhǔn)化。后者可能需要在明確定義的限制內(nèi)具有靈活性，這將推動(dòng)新的EDA方法，特別是編程生成器方法，以便快速開(kāi)發(fā)接口IP。”

雖然一些接口標(biāo)準(zhǔn)正在出現(xiàn)，但很明顯，還需要更多標(biāo)準(zhǔn)。“許多Chiplet標(biāo)準(zhǔn)、通信協(xié)議和圍繞這些標(biāo)準(zhǔn)的IP，如UCIe，都是為了從芯片到芯片（D2D）的同質(zhì)、高帶寬速度和饋電，”在Movellus負(fù)責(zé)技術(shù)營(yíng)銷(xiāo)和品牌增長(zhǎng)的Aakash Jani表示。“隨著時(shí)間的推移，我們將開(kāi)始看到更多的異構(gòu)設(shè)計(jì)。并非所有內(nèi)核都需要從芯片到芯片的高帶寬通信。有些可能只需要較低的帶寬。我們還必須了解這些通信協(xié)議中的開(kāi)銷(xiāo)，因?yàn)槊娣e和功率開(kāi)銷(xiāo)的最大貢獻(xiàn)者之一是時(shí)鐘轉(zhuǎn)發(fā)協(xié)議。隨著IP公司開(kāi)始走上這條道路，我們需要開(kāi)始消除這些障礙，使D2D通信更節(jié)能，更省區(qū)域。然后，我們可以開(kāi)始支持這些低帶寬、低功耗、異構(gòu)的Chiplet通信協(xié)議。”

雖然組件在板級(jí)的連接方式有限，但這些限制在SoC世界中已經(jīng)被駁回。“在任何給定的SoC上，甚至在具有多個(gè)芯片的異構(gòu)計(jì)算之前，即使對(duì)于普通的單片芯片，客戶(hù)通常也會(huì)做許多互連實(shí)例，”Arteris IP首席營(yíng)銷(xiāo)官M(fèi)ichal Siwinski表示。“過(guò)去的舊概念是1個(gè)芯片，1個(gè)互連?，F(xiàn)在情況已不再如此。即使在劃分為多個(gè)Chiplet之前，SoC的平均互連也在5到7個(gè)互連之間。某些芯片可能有 20 或 30 個(gè)互連。因此，任何芯片上都有很多連接。帶有Chiplet的異構(gòu)計(jì)算和D2D連接基本上增加了一個(gè)額外的連接層。”

Chiplet集成

Chiplet是一種預(yù)先設(shè)計(jì)、預(yù)先制造，且可以集成到封裝中的裸晶片。“Chiplet在許多不同的應(yīng)用中已經(jīng)存在了很多年，但我們正處于一個(gè)轉(zhuǎn)折點(diǎn)，”Arm基礎(chǔ)設(shè)施業(yè)務(wù)線產(chǎn)品管理高級(jí)總監(jiān)Jeff Defilippi表示。“Chiplet可以通過(guò)超出光刻機(jī)處理的最小尺寸擴(kuò)展來(lái)提高性能，同時(shí)仍然能夠管理芯片成本。摩爾定律的放緩已經(jīng)在業(yè)界討論了一段時(shí)間，雖然先進(jìn)制程節(jié)點(diǎn)（5nm及以下）可為邏輯提供優(yōu)勢(shì)，但片上系統(tǒng)（SoC）的I/O和內(nèi)存組件的擴(kuò)展速度已經(jīng)明顯放緩，這意味著更高的成本和更低的收益。整個(gè)行業(yè)都在創(chuàng)新和標(biāo)準(zhǔn)化方面持續(xù)投資，這些投入都將轉(zhuǎn)化為更高的性能、更低的成本以及更廣泛的應(yīng)用。Arm期待看到一系列定制和標(biāo)準(zhǔn)化的實(shí)現(xiàn)，同時(shí)也期待利用Chiplet技術(shù)創(chuàng)造的全新性能點(diǎn)和獨(dú)特的SoC產(chǎn)品。”

這就是分歧開(kāi)始的地方。SoC能否負(fù)擔(dān)得起固定功能部件？“當(dāng)你有預(yù)制的Chiplet時(shí)，你會(huì)被鎖定在這些設(shè)計(jì)規(guī)范中，靈活性就會(huì)降低，”Movellus的Jani表示。“你也被迫使用重型接口。垂直整合的公司可能會(huì)發(fā)現(xiàn)，使用簡(jiǎn)單的D2D通信協(xié)議可以削減大量開(kāi)銷(xiāo)，從而更容易、更節(jié)能、更省空間。UCIe的整個(gè)想法是為那些將要采購(gòu)這些預(yù)制件，然后將其發(fā)送到封裝廠將其組裝在一起的公司創(chuàng)建這種標(biāo)準(zhǔn)化。”

但它們確實(shí)提供了其他形式的靈活性和效率。“隨著Chiplet模式被廣泛采用，并且價(jià)格越來(lái)越實(shí)惠，它將重振IP業(yè)務(wù)，”Mixel創(chuàng)始人兼首席執(zhí)行官Ashraf Takla表示。“Chiplet可更為靈活地為IP選擇最佳工藝，而不必將IP移植到最適合客戶(hù)IC的特定工藝技術(shù)。如果單個(gè)Chiplet標(biāo)準(zhǔn)成為明顯的贏家，作為Chiplet商品化的部分IP技術(shù)將逐漸成熟，其中包括橋式Chiplet。”

目前尚不清楚該平衡點(diǎn)將在哪里。“對(duì)于客戶(hù)而言，擁有一個(gè)Chiplet市場(chǎng)的夢(mèng)想并進(jìn)軍，發(fā)現(xiàn)一塊準(zhǔn)備就緒的芯片是有吸引力的，”Synopsys的Posner表示。“它已經(jīng)過(guò)硅驗(yàn)證。這是一個(gè)已知的好裸晶片。然后，所需要的只是不同塊的封裝。阿喀琉斯之踵是Chiplet芯片，它是固定的，它的功能是已被定義好的，但這并不妨礙它需要優(yōu)化。擁有可用IP市場(chǎng)的夢(mèng)想將因不通用而陷入困境。”

在某些領(lǐng)域，這些優(yōu)勢(shì)相當(dāng)明顯。“有可能將迄今為止不切實(shí)際的功能合并到一個(gè)獨(dú)立封裝中，”Synopsys的DesignWare IP解決方案營(yíng)銷(xiāo)經(jīng)理Scott Durrant表示。“像一個(gè)芯片上的邏輯和存儲(chǔ)器，或者像電氣設(shè)備一樣在同一芯片上的模擬或光子電路，這些都是不切實(shí)際的。有了Chiplet概念，將這些東西放在一個(gè)獨(dú)立封裝中成為可能，看看行業(yè)在哪里抓住這個(gè)機(jī)會(huì)將是很有趣的。我們將能夠在一個(gè)獨(dú)立封裝中放入一些有趣的解決方案，而這些解決方案在過(guò)去無(wú)法簡(jiǎn)明扼要或緊湊地提供。”

對(duì)于上市時(shí)間至關(guān)重要的公司，或者他們需要快速構(gòu)建具有定義功能的芯片的公司，Chiplet可能正是他們需要的。“引入預(yù)先驗(yàn)證的模塊的想法確實(shí)有助于加快設(shè)計(jì)速度，”Imperas Software的創(chuàng)始人兼首席執(zhí)行官Simon Davidmann表示。“一些聰明的人可以制造出非常好的芯片，然后把它們授權(quán)給你，當(dāng)你將其連接在一起時(shí)，它們就會(huì)起作用。通過(guò)這種方式，公司可以獲得利益，因?yàn)镮P業(yè)務(wù)的一大好處是它經(jīng)過(guò)驗(yàn)證并且有效。您所要做的就是集成測(cè)試。”

對(duì)于今天作為硬IP塊交付的某些塊，它們可能沒(méi)有什么區(qū)別。“我確實(shí)看到了一個(gè)廣泛的基礎(chǔ)，他們對(duì)使用不同組件的獨(dú)立封裝構(gòu)建系統(tǒng)非常感興趣，”西門(mén)子的Mastroianni表示。“SerDes就是一個(gè)很好的例子?？赡苄枰浅８叩膸?，128 gig SerDes，但這是一個(gè)昂貴的IP，它將決定一個(gè)非常昂貴的技術(shù)節(jié)點(diǎn)。如果需要高速帶寬，并且如果Chiplet可用，這將為許多客戶(hù)打開(kāi)這種方法的市場(chǎng)。”

毫無(wú)疑問(wèn)，這個(gè)行業(yè)離今天的完全標(biāo)準(zhǔn)化還有很長(zhǎng)的路要走。“必須考慮Chiplet身份驗(yàn)證和潛在的數(shù)據(jù)路徑加密，”Posner表示。“Chiplet必須具有分層可測(cè)試性，已知良好的芯片測(cè)試和維修，PVT傳感器的生命周期管理以及圍繞這些的基礎(chǔ)設(shè)施。然后沒(méi)有一種類(lèi)型的包裝技術(shù)。有先進(jìn)的轉(zhuǎn)接板和有機(jī)底物。您需要的是一個(gè)可定制的Chiplet解決方案。”

Mastroianni提出了一種可能性。“也許他們走了一段路。他們沒(méi)有提供芯片，而是有一個(gè)貼出并準(zhǔn)備就緒的GDS，他們只會(huì)許可該GDS。然后，集成商可以進(jìn)行制造。這是他們需要做出的決定，而且可能是量驅(qū)動(dòng)的。如果存在大批量零件，他們可能會(huì)更傾向于每件型號(hào)，而不是前期許可費(fèi)，或者可能會(huì)有版稅的運(yùn)行率。這些商業(yè)模式真的會(huì)是新的，他們必須仔細(xì)考慮這一點(diǎn)。”

模型

然而，功能都是封裝并交付的，無(wú)論是從第三方供應(yīng)商還是在公司內(nèi)部重用，都將需要一組新的模型來(lái)封裝和抽象Chiplet。“客戶(hù)正在尋求更好的IP封裝和集成工具，”Agnisys創(chuàng)始人兼首席執(zhí)行官Anupam Bakshi表示。“不幸的是，許多商業(yè)IP供應(yīng)商沒(méi)有提供足夠詳細(xì)的模型。我們正與國(guó)內(nèi)外IP團(tuán)隊(duì)合作，力求開(kāi)發(fā)出更好的設(shè)計(jì)和封裝模型。”

已有標(biāo)準(zhǔn)組織正在研究這個(gè)問(wèn)題。“Chiplet Design Exchange（CDX）是ODSA下的一個(gè)工作組，該小組的章程是提出一套標(biāo)準(zhǔn)化模型來(lái)支持生態(tài)系統(tǒng)以及工作流程，”Mastroianni表示。“CDX定義了與這些Chiplet一起交付的模型，以支持系統(tǒng)集成商。盡管這感覺(jué)是合理的，但這需要很多額外的工作。除了進(jìn)入硅業(yè)務(wù)外，還必須創(chuàng)建這些模型。這需要著重考慮投資回報(bào)率，以確定這是否真正值得去投入。但不管它是不是現(xiàn)成的Chiplet，如果你正在研發(fā)異構(gòu)集成，仍然需要所有這些視圖。”

圖：Chiplet價(jià)值鏈（圖源：ODSA）

UCIe是最新宣布的Chiplet互連標(biāo)準(zhǔn)。“如果你看看UCI在其1.0規(guī)范中的內(nèi)容，就不難發(fā)現(xiàn)這是市場(chǎng)上最全面的規(guī)范，”Posner指出。“該規(guī)范涵蓋了大多數(shù)設(shè)計(jì)所需的全部數(shù)據(jù)速率，為原始流的延遲優(yōu)化提供了多個(gè)協(xié)議級(jí)別，而且還增加了更高級(jí)別的PCIe、CXL，或者位于原始接口之上的任何其他協(xié)議。有些主題剛剛被標(biāo)記為UCIe 2.0。例如，UCI主要面向2.5D中介層和有機(jī)基底，不過(guò)這并不包括3D。用于認(rèn)證芯片的安全功能被視為UCI 2.0。我們可以期待該規(guī)范的快速發(fā)展。”

D2D互連還有許多其他標(biāo)準(zhǔn)。“D2D接口在很大程度上包括這些并行接口以及AIB、BoW和UCIe，”Mastroianni認(rèn)為。“D2D接口擁有多種協(xié)議，HBI是另一種可用的協(xié)議。如果我們能夠收斂于一個(gè)協(xié)議，那就太好了，但是對(duì)于那些實(shí)際上并沒(méi)有推動(dòng)性能提升的應(yīng)用程序，可能需要不太復(fù)雜和成本更低的協(xié)議。此外，還可以使用可在許多工藝技術(shù)中實(shí)現(xiàn)的短距離XSR或USR（超短距離或極短距離）SerDes。XSR PHY的成本要低得多，而且不會(huì)規(guī)定將三到五納米工藝用于定制設(shè)計(jì)。”

結(jié)論

從標(biāo)準(zhǔn)方面來(lái)看，哪一個(gè)標(biāo)準(zhǔn)能夠發(fā)揮最大效果，形成完整完善的產(chǎn)業(yè)生態(tài)系統(tǒng)，推動(dòng)芯片設(shè)計(jì)行業(yè)不斷發(fā)展，仍需要時(shí)間來(lái)證明。

“也許是UCIe，也許是CXL，也許會(huì)出現(xiàn)其他標(biāo)準(zhǔn)，”Arteris的Siwinski表示。“無(wú)論哪種標(biāo)準(zhǔn)最終取得勝利，都不是問(wèn)題的關(guān)鍵。最重要的是能夠找到這種正確的標(biāo)準(zhǔn)，讓設(shè)計(jì)人員能夠?qū)⒙憔p合在一起，最終得到一個(gè)幾乎同質(zhì)的異構(gòu)系統(tǒng)。對(duì)于從業(yè)者而言，對(duì)于整體半導(dǎo)體市場(chǎng)而言，這是需要面對(duì)的挑戰(zhàn)，更是一個(gè)發(fā)展的機(jī)遇。”