TSMC臺積電將推出5個版本的3nm技術，并用FinFlex提高設計靈活性

TSMC上周四進行了2022年TSMC技術研討會，按照慣例分享了其工藝技術路線圖及未來的擴張計劃。TSMC這次宣布的關鍵事項之一是N3（3nm級）和N2（2nm級）系列的前沿節(jié)點，這些節(jié)點將在未來幾年用于制造先進的CPU、GPU和SoC。

N3：未來三年5個節(jié)點

隨著制造工藝越來越復雜，它們的尋路和研發(fā)時間也被拉長了，所以我們不再看到TSMC和其他代工廠每兩年推出一個全新的節(jié)點。對于N3，臺積電的新節(jié)點推出周期將延長到了2.5年左右，而N2將延長到3年左右。

這意味著TSMC需要提供N3的增強版，以滿足其客戶的需求，這些客戶仍在尋求每瓦性能的提升，以及每一年左右的晶體管密度的提升。TSMC及其客戶需要多版本的N3的另一個原因是，N2依賴于基于nanosheet技術的全新的GAA FET（gate-all-around field-effect transistors），預計這將帶來更高的成本、新的設計方法、新的IP和許多其他變化。雖然前沿芯片的開發(fā)者會迅速跳到N2，但TSMC的許多普通客戶將在未來幾年內堅持使用各種N3技術。

在2022年的TSMC技術研討會上，談到了四種N3衍生出的制造工藝（共5個3nm級節(jié)點），N3E、N3P、N3S和N3X將在未來幾年內推出。這些N3衍生版預計將為超高性能應用提供更好的工藝窗口、更高的性能、更高的晶體管密度和更大的電壓。所有這些技術都將支持FinFlex，這是TSMC的一個“秘訣”，大大增強了其設計靈活性，使芯片設計者能夠精確地優(yōu)化性能、功耗和成本。

請注意，TSMC在2020年左右才開始分別公布模擬、邏輯和SRAM的晶體管密度提升情況。一些數(shù)字仍然反映了由50%邏輯、30%SRAM和20%模擬組成的“混合”密度。

N3和N3E：即將量產(chǎn)

TSMC的第一個3nm級節(jié)點是N3，這個節(jié)點有望在今年下半年開始量產(chǎn)。這項技術主要針對早期采用者（Apple等公司），他們可以投資于前沿設計，并將受益于前沿節(jié)點所提供的PPA（performance, power, area）優(yōu)勢。但由于它是為特定類型的應用定制的，N3的工藝窗口（產(chǎn)生確定結果的參數(shù)范圍）相對較窄，就產(chǎn)量而言，它可能不適合所有的應用。

這就是N3E發(fā)揮作用的時候了。這項新技術提高了性能，降低了功耗，并增加了工藝窗口，從而提高了產(chǎn)量。但代價是，該節(jié)點的邏輯密度略有下降。與N5相比，N3E功耗低34%（在相同的速度和復雜度下）或性能提高18%（在相同的功耗和復雜度下），并將邏輯晶體管密度提高了1.6倍。

值得注意的是，根據(jù)TSMC的數(shù)據(jù)，N3E將提供甚至比N4X（2023年）更高的時鐘速度。然而，后者還將支持1.2V以上的超高驅動電流和電壓，屆時它將能夠提供無與倫比的性能，但功耗非常高。

總的來說，N3E看起來是一個比N3更通用的節(jié)點，這就是為什么TSMC在這一點上的3nm的衍生版比它的5nm級節(jié)點在類似的發(fā)展階段更多的原因，這并不奇怪。

使用N3E的芯片的風險量產(chǎn)將在未來幾周開始（即2022年第二季度或第三季度），量產(chǎn)將在2023年中期開始。因此，預計商用N3E芯片將在2023年底或2024年初上市。

N3P、N3S和N3X：性能、密度、電壓

N3的改進并不局限于N3E。TSMC將在2024年左右推出N3P，即其制造工藝的性能增強版，以及N3S，即該節(jié)點的密度增強版?？上SMC目前沒有披露這些衍生版與基線N3相比會有哪些改進。事實上，在這一點上，TSMC甚至沒有在其路線圖的所有版本中顯示N3S，所以試圖猜測它的特性真的不合適。

最后，對于那些無論功耗和成本都需要超高性能的客戶，TSMC將提供N3X，這基本上是N4X理論的繼承者。同樣，TSMC沒有透露這個節(jié)點的細節(jié)，只是說它將支持高驅動電流和電壓。我們可能會猜測N4X可能使用背面供電，但由于我們談論的是基于FinFET的節(jié)點，而TSMC只打算在基于nanosheet的N2中實現(xiàn)背面供電軌道，我們不確定是否如此。盡管如此，TSMC在提高電壓和增強性能方面可能有許多王牌。

FinFlex: N3的秘訣

說到增強功能，我們肯定應該提到TSMC為N3設計的秘訣：FinFlex技術。簡而言之，F(xiàn)inFlex允許芯片設計者精確地定制他們的構建模塊，以實現(xiàn)更高的性能、更高的密度和更低的功耗。

當使用基于FinFET的節(jié)點時，芯片設計者可以選擇使用不同晶體管的不同庫。當開發(fā)者需要以性能為代價最小化芯片尺寸并節(jié)省功耗時，他們會使用double-gate single-fin（2-1）FinFET。但是，當他們需要在芯片尺寸和更高功耗的權衡下最大限度地提高性能時，他們使用triple-gate dual-fin（3-2）FinFET。當開發(fā)者需要一個平衡點時，他們會使用dual-gate dual-fin（2-2）FinFET。

目前，在整個芯片或SoC設計的整個模塊中，芯片設計師必須堅持使用一種庫/晶體管類型。例如，CPU內核可以使用3-2 FinFET來實現(xiàn)，以使其運行速度更快，或者使用2-1 FinFET來降低其功耗和占用空間。這是一個公平的權衡，但它不是所有情況下的理想選擇，特別是當我們在談論3nm級節(jié)點時，其使用成本將比現(xiàn)有技術更高。

對于N3，TSMC的FinFlex技術將允許芯片設計者在一個區(qū)塊內混合和匹配不同種類的FinFET，以精確定制性能、功耗和面積。對于像CPU內核這樣的復雜結構，這樣的優(yōu)化給了很多機會來提高內核性能，同時還能優(yōu)化芯片尺寸。因此，我們渴望看到SoC設計者在迫在眉睫的N3時代如何利用FinFlex的優(yōu)勢。

FinFlex不能替代節(jié)點專業(yè)化（性能、密度、電壓），因為工藝技術比相同工藝技術中的庫或晶體管結構有更大的差異，但FinFlex看起來是優(yōu)化TSMC N3節(jié)點的性能、功率和成本的一個好方法。最終，這項技術將使FinFET的靈活性更接近基于nanosheet的GAAFETs，后者將提供可調節(jié)的通道寬度以獲得更高的性能或降低功耗。

總結

與TSMC的N7和N5一樣，N3將是TSMC另一個長期節(jié)點系列。特別是隨著TSMC 2nm級的基于nanosheet的GAAFet的飛躍，3nm系列將是該公司“經(jīng)典”前沿FinFET節(jié)點的最后一個系列，也是很多客戶將堅持數(shù)年（或更長時間）的節(jié)點。這也是為什么TSMC正在為不同的應用準備多個版本的N3，以及FinFlex技術，為芯片設計者提供一些額外的設計靈活性。

首批N3芯片將在未來幾個月內投入生產(chǎn)，并在2023年初投放市場。同時，TSMC在2025年推出N2工藝技術后，還將繼續(xù)使用其N3節(jié)點。

[參考文章]

TSMC Readies Five 3nm Process Technologies, Adds FinFlex For Design Flexibility — Anton Shilov