亚洲欧美熟妇综合久久久久久,女警跪趴被按住高高撅起

現(xiàn)如今芯片的集成度越來越高，設(shè)計和制造階段的任何一個小失誤、小錯誤，都有可能導(dǎo)致生產(chǎn)出來的芯片成品有缺陷。有缺陷的芯片通常就是一堆垃圾。這堆垃圾承載著從設(shè)計到制造所有工程師的心血，可能是爆肝一年多的成果，也可能嘔心瀝血了好幾年。而對企業(yè)來說，虧的就是真金白銀。

什么是DFT？

為了保證交付的芯片產(chǎn)品沒有問題，晶圓（Wafer）生產(chǎn)出來之后會經(jīng)歷一系列測試工作。關(guān)于測試芯片，業(yè)內(nèi)的要求是大規(guī)模、自動化測試芯片，保證給客戶的每一顆芯片都是符合產(chǎn)品規(guī)范的。DFT應(yīng)運而生。DFT（Design Fot Test），中文名叫可測性設(shè)計。指的是在芯片設(shè)計階段就插入一些硬件邏輯，比如插入掃描鏈、引出JTAG調(diào)試接口等，增加電路內(nèi)部節(jié)點的可控性和可觀測性，達(dá)到之后能夠都測試大規(guī)模芯片的目的。簡單點來說，就是在設(shè)計階段就考慮到測試階段，提高芯片流片之后的可測試性。好處就是一方面能夠降低測試的金錢以及時間成本，另一方面能夠提升制造良率。雖然是為了測試而出現(xiàn)的崗位，但從崗位分布上來說，它仍然屬于芯片設(shè)計階段。

工作內(nèi)容是什么？

一位合格的DFT工程師，最起碼要懂設(shè)計、懂測試、懂電路。這是崗位特性使然，要求各個階段的知識都要涉及到一些。

比如你要會前端設(shè)計的RTL，你要懂后端的邏輯綜合和時序分析，你懂測試改進(jìn)芯片良率。但對于coding的能力要求并不算高，也不需要學(xué)得很精深。

DFT的設(shè)計周期是比較長的，在整個周期中DFT工程師需要：

1. 參與芯片DFT架構(gòu)定義和設(shè)計。

2. 完成DFT電路設(shè)計，包括Scan、Mbist、Bscan等。

3. 協(xié)助后端團(tuán)隊處理DFT相關(guān)的時序分析和timing收斂工作。

4. 使用ATBG等工具生成測試向量，并且進(jìn)行仿真驗證。

5. 參與ATE，debug 測試failure，提高芯片良率。

P：這么看下來，DFT才是真的全棧型選手？

需要掌握什么？

話說回來，就崗位本身而言，DFT工程師還需要掌握一些基本的知識和技能：

SCAN，掃描測試，主要是用來檢測芯片制造過程中經(jīng)常會出現(xiàn)的失效問題。

BIST，內(nèi)建自測試，主要是在芯片內(nèi)部產(chǎn)生測試碼，對測試的結(jié)果進(jìn)行分析。

JTAG，是指國際標(biāo)準(zhǔn)測試協(xié)議（IEEE 1149.1），也是指JTAG聯(lián)合測試行動小組。

要說這個淵源，還得回到80年代末的時候，一些IC公司成立了JTAG（聯(lián)合測試行動小組），主要研究邊界掃描技術(shù)的標(biāo)準(zhǔn)。后來他們提出的標(biāo)準(zhǔn)被確定成了IEEE1149.1-1990邊界掃描測試接口標(biāo)準(zhǔn)，現(xiàn)在是應(yīng)用最廣的系統(tǒng)級測試技術(shù)。

上面提到的三項技術(shù)，是DFT很核心的技術(shù)。除了要掌握這些技術(shù)原理，還得會用EDA工具，這些技術(shù)的實現(xiàn)都得靠EDA工具才行。

還有perl、tcl這些腳本語言以及Liunx，都是IC設(shè)計通用的必備技能。