514
近期，有媒體報道稱，臺積電最新 3nm 工藝陷入瓶頸，投產(chǎn)遭遇困難，可能無法如期進入大規(guī)模量產(chǎn)階段。隨著摩爾定律的不斷延伸，芯片巨頭們頻頻在先進工藝上“翻車”，英特爾從10nm開始頻頻遭遇“難產(chǎn)”，三星5nm芯片也被連續(xù)傳出良品率低下的消息。而如今，芯片代工界的“風向標”臺積電也被傳出在3nm工藝遇阻，先進工藝的開發(fā)究竟難在何處？
受臺積電3nm“難產(chǎn)”影響，蘋果新機或將轉向4nm
據(jù)了解，蘋果作為臺積電3nm最大的客戶所受影響最為嚴重。預計蘋果明年的新機 iPhone 14 所搭載的 A16 芯片，恐無法使用 3nm工藝，可能會轉向 4nm 工藝。
盡管近期臺積電已針對網(wǎng)上傳言做出回應，即3nm制程按照計劃進行，不評論客戶或市場傳聞，但對于3nm人們依舊疑慮重重。這是由于，此前臺積電曾表示3nm將于今年試生產(chǎn)并于明年量產(chǎn)，然而目前還沒有聽聞任何關于臺積電3nm投產(chǎn)的消息。
此外，就算此次臺積電3nm成功量產(chǎn)，初期的產(chǎn)能估計不高，不敢保證能滿足蘋果的訂單需求。此前有媒體報道稱，英特爾是臺積電3nm工藝的最大客戶，會占據(jù)絕大部分的產(chǎn)能。而蘋果 A 系列芯片的訂單量又非常龐大，今年A15就已超過1億枚，可見，臺積電3nm的訂單恐怕很難同時滿足雙方的需求。
先進工藝研發(fā)難于上青天
先進工藝研發(fā)難于上青天，而先進工藝研發(fā)難，究竟難在何處？
首先，芯片制程的不斷演進，最直觀的變化便是芯片上集成的晶體管數(shù)目獲得了顯著提升，從而芯片良率問題越來越難以得到保障。
以華為麒麟9000為例，其5nm芯片的晶體管數(shù)目比上一代采用7nm工藝制程的麒麟990（5G版）足足多出50億個，總數(shù)目提高到了153億之多。而晶體管數(shù)目越多，芯片相應的運算和存儲能力也就越強，進而使得芯片在程序運行加載速度，數(shù)據(jù)處理性能等方面都獲得較為顯著的提升。
然而，隨著芯片中的晶體管數(shù)量的提升，密度也越來越高，復旦大學微電子學院副院長周鵬介紹，晶體管微縮進入亞5納米后遭遇的短溝道和泄露等挑戰(zhàn)越發(fā)嚴峻，一旦溝道厚度小于4納米，材料晶格缺陷造成的散射會使載流子遷移率發(fā)生嚴重退化，妨礙摩爾定律推進。
因此，進入先進制程后，眾多芯片代工廠商開始面臨晶圓代工良率改善的難題，例如，近日有消息稱，三星代工業(yè)務遭遇不順，三星電子華城園區(qū)V1廠部分5nmEUV良率甚至低于50%。
其次，先進制程芯片的成本給眾多芯片廠商帶來了巨大的壓力，使得越來越多的芯片廠商選擇退出先進制程的市場競爭。市場研究機構International Business Strategies (IBS)數(shù)據(jù)顯示，28nm之后芯片的成本迅速上升。28nm工藝的成本為0.629億美元，而到了7nm和5nm，芯片的成本大幅增加迅速暴增，5nm將增至4.76億美元。
據(jù)了解，臺積電在2020年財報中表示，2021年的資本支出將提升至250億美元~280億美元，遠遠超出2020年的172億美元。80%的資本將用于先進制程的研發(fā)，包括3nm、5nm和7nm。
之所以先進制程芯片的成本不斷增加，不可忽視的是半導體制造設備成本每年增加11%，每顆芯片的設計成本增加24%，其增長率都高于半導體市場7%的增長率。
同時，隨著半導體復雜性的增加，對高端人才的需求也不斷增長，這也進一步推高了先進制程芯片的成本。報告中指出，研究人員的有效數(shù)，即用半導體研發(fā)支出除以高技能研究人員的工資，從1971年到2015年增長了18倍。
難，不意味著無法前進
今年年初，5nm手機芯片集體“翻車”事件，使得人們對于5nm芯片的良品率低、質量翻車等質疑聲不絕于耳。隨著技術節(jié)點的不斷提升，芯片的研發(fā)成本和難度都在與日俱增，此次傳聞臺積電3nm工藝陷入瓶頸，使得人們對于即將出爐的3nm芯片也抱有著質疑態(tài)度，業(yè)界對摩爾定律繼續(xù)演進的未來演進路線愈發(fā)感覺不清晰。
“先進工藝在研發(fā)生產(chǎn)過程中，出現(xiàn)一些問題，這是再正常不過的現(xiàn)象，技術的研發(fā)就是個不斷試錯的過程，出現(xiàn)問題并不可怕，在技術迭代的過程中及時進行修復即可，而不是因為怕犯錯誤就選擇放棄。”知名專家莫大康說道。
事實上，在芯片發(fā)展的過程中，對于摩爾定律的質疑聲從未停歇，然而，摩爾定律卻從未走向盡頭，人們對于先進制程的追求仍在繼續(xù)，可見，先進制程技術的研發(fā)雖然難，但是并不意味著無法前行，各種新興技術如同雨后春筍般逐漸露出水面。
周鵬介紹，隨著芯片制程發(fā)展至5nm以下，晶體管溝道長度的進一步縮短，晶體管中電荷的量子遂穿效應將變得更加容易，這些不受控制的隧穿電荷將導致晶體管產(chǎn)生較大的漏電流，進而使得芯片的功耗問題將變得更加嚴峻。為了更好的控制芯片功耗，具有更強溝道電流控制能力的GAA結構將受到更多的重視。相較于三面圍柵的FinFET結構，GAA技術的四面環(huán)柵結構可以更好地抑制漏電流的形成以及增大驅動電流，進而更有利于實現(xiàn)性能和功耗之間的有效平衡。如今，三星已經(jīng)先發(fā)一步在3nn中采用GAA技術，同時，臺積電也表示將在2nm技術中采用GAA技術，說明GAA技術在5nm之后以及更小的制程中，更受到業(yè)界的普遍認可和青睞。
此外，為了彌補三維半導體材料缺陷，二維半導體材料開始逐步映入了人們的眼簾。據(jù)了解，臺積電利用半金屬鉍（Bi）作為二維材料的接觸電極，在1nm技術中實現(xiàn)關鍵突破，可大幅降低電阻并提高電流。
南京大學教授王欣然表示，由于二維半導體材料最為顯著的兩個特點是薄以及能夠垂直堆疊，因此二維半導體未來可能會在水平和垂直兩個維度上延續(xù)摩爾定律，未來有助于在更先進的制程技術上實現(xiàn)突破。
可見，雖然隨著芯片技術節(jié)點的提升，技術難度越來越大，研發(fā)成本也越來越高昂，但這并不意味著摩爾定律結束。只是由于技術節(jié)點的不斷延伸，研發(fā)難度越來越大，出現(xiàn)的問題也難免增多，但新興技術也在不斷發(fā)展。然而，在半導體領域當中，任何一種技術的轉換更迭往往都需要經(jīng)歷多年的試錯和改進，這些新的技術，能否最終實現(xiàn)預期的高性能和低功耗的效果，還需靜待時日。
作者丨沈叢
編輯丨連曉東
美編丨馬利亞
