2025年奪回制程一哥寶座，英特爾底氣何在？

這兩天被英特爾制程工藝改名的消息刷屏，其中不乏一些烏龍，將最新節(jié)點直接與“nm”級別對號入座；甚至有些調(diào)侃，說這是“改名式工藝升級”……總之，這一消息激起業(yè)界無數(shù)波瀾。

英特爾引入全新的制程命名體系，這事并不是“改名”這么簡單。背后有兩大邏輯值得關(guān)注：

一是在可預(yù)見的摩爾定律趨于物理極限的未來，在全球?qū)?a class="article-link" target="_blank" href="/tag/%E8%8A%AF%E7%89%87/">芯片抱有持續(xù)不斷旺盛需求的時期，英特爾作為半導(dǎo)體一哥，如何看待下一步的工藝路線、技術(shù)演進以及行業(yè)競爭。

二是與英特爾自身戰(zhàn)略相關(guān)，現(xiàn)任CEO帕特·基辛格今年回歸英特爾以來，對其IDM（集成設(shè)備制造商）模式進行了大刀闊斧的革新，宣布進入IDM 2.0時代，而這其中一個最重大的改變就是——重返代工。這就意味著，英特爾的工藝升級路線不再是給內(nèi)部的指引，面向的是全行業(yè)的目標客戶，英特爾必須給這些潛在客戶一個清晰的方向和指引性的框架，以便他們進一步做出投產(chǎn)決策。因此我們看到，英特爾此次宣布的制程工藝和封裝技術(shù)路線圖，時間節(jié)點、代際性能提升幅度都非常清晰，堪稱英特爾史上最詳細的制程技術(shù)路線圖。

7月27日上午，在帕特·基辛格發(fā)表全球演講后的4個小時，筆者及其他幾家媒體在英特爾中國辦公室，與英特爾研究院副總裁、英特爾中國研究院院長宋繼強，就這份最新的路線圖進行了深入的交流，以下一一解讀。

令人困惑的制程節(jié)點命名方式

先來厘清一下制程工藝命名的含義，這越來越成為一個令人困惑的問題。

微處理器是由數(shù)以十億計的以特定方式連接起來的晶體管組成的。這些晶體管充當(dāng)了“開關(guān)”的角色，負責(zé)處理電子數(shù)據(jù)的1和0。晶體管頂部有一個區(qū)域叫柵極，它決定了晶體管是開啟還是關(guān)閉?！爸瞥坦?jié)點”指代的是制造晶體管所需的數(shù)千個步驟的復(fù)雜方案，目標是讓它們變得更小、更快、更便宜、更高能效——而所有這些優(yōu)化導(dǎo)向的是更強大的芯片。

最初，制程工藝“節(jié)點”的名稱與晶體管的柵極長度相對應(yīng)，并以微米為度量單位。隨著晶體管越變越小，柵極的長度越來越微縮，業(yè)界開始以納米為度量單位。1997年，隨著技術(shù)的不斷進步，再加上應(yīng)變硅（strained silicon）等其他創(chuàng)新技術(shù)的出現(xiàn)，除了縮小晶體管外，讓它們更快、更便宜和更高能效也變得同樣重要。從這時開始，傳統(tǒng)命名方法不再與實際的晶體管的柵極長度相匹配。

2011年，英特爾推出FinFET技術(shù)，這是一種構(gòu)建晶體管的全新方式，具有獨特的形狀和結(jié)構(gòu)之后，行業(yè)從此進一步走向分化。如今，整個行業(yè)，包括英特爾在內(nèi)，在使用著各不相同的制程節(jié)點命名和編號方案。

于是，就出現(xiàn)了今天這種命名混亂的局面，A家說的5nm，B家說的5nm，其實并沒有在一個統(tǒng)一的標準上進行衡量，這些多樣的方案既不再指代任何具體的度量方法，也無法全面展現(xiàn)該如何實現(xiàn)能效和性能的最佳平衡。

英特爾新制程命名體系和路線圖

當(dāng)各家在工藝節(jié)點命名方式上沒有統(tǒng)一的標準時，目前還有兩種可行的對比方式：一是從晶體管密度的維度來比較，二是在同樣的晶體管密度上去比較每瓦性能指標。

“每瓦性能”——是英特爾此次全新命名體系下主要的推進邏輯，可以看到未來幾個主要節(jié)點的技術(shù)升級，都有較大的每瓦性能的提升。宋繼強院長指出，對于未來的半導(dǎo)體產(chǎn)品來說，PPA（performance, power and area；性能、功耗、面積）越來越成為三個非常重要的指標，代表著產(chǎn)品的競爭力，英特爾的最新命名體系正是基于這三個關(guān)鍵參數(shù)。

在去年的架構(gòu)日上，英特爾推出了10nm SuperFin，在原來10nm的基礎(chǔ)上提升了15%，實現(xiàn)了單節(jié)點內(nèi)非常大的性能提升。而對于下一代產(chǎn)品，英特爾給了一個大大的問號，只用Intel 10nm Enhanced SuperFin指代。
?

現(xiàn)在，答案正式揭曉——下一個節(jié)點Intel 10nm Enhanced SuperFin正式命名為Intel 7。Intel 7之后將推出的是Intel 4和Intel 3（文章開頭提到的“烏龍”，是指有些消息直接在Intel 7/4/3后面加了nm，事實并非如此）。Intel 3之后的下一個節(jié)點，將被稱為Intel 20A。

在20A這個節(jié)點上，帕特·基辛格指出，這個命名反映了摩爾定律仍在持續(xù)生效。隨著越來越接近1nm節(jié)點，需要采用更能反映新時代的命名，即在原子水平上制造器件和材料的時代，也就是半導(dǎo)體的埃米時代。用他的話來說，“在窮盡元素周期表之前，摩爾定律都不會失效?！?br /> ?

來具體看一下這四個工藝節(jié)點的性能提升、關(guān)鍵技術(shù)以及量產(chǎn)計劃：

Intel 7與上一代10nm SuperFin相比，每瓦性能提升10%-15%。主要的技術(shù)創(chuàng)新包括：通過采用更高應(yīng)變性能和更低電阻的材料讓電子更快地通過通道，以新型高密度蝕刻技術(shù)和流線型結(jié)構(gòu)實現(xiàn)更好的能耗控制，用更高的金屬堆棧改進電能傳輸，實現(xiàn)布線優(yōu)化。

Intel 7的出貨計劃也一同宣布：基于Intel 7的Alder Lake客戶端系列將于今年晚些時候推出，隨后是面向數(shù)據(jù)中心的Sapphire Rapids，將于2022年第一季度投產(chǎn)。此外，Ponte Vecchio GPU也將采用Intel 7工藝，于2022年初上市，其中集成了基片（base tiles）和Rambo緩存晶片（Rambo cache tiles）。

Intel 7之后就是Intel 4，可以對齊英特爾原來的7nm節(jié)點。與Intel 7相比，Intel 4的每瓦性能提高了約20%。從這個節(jié)點開始，英特爾完全采用極紫外光刻（EUV）技術(shù)。Intel 4將于2022年下半年投產(chǎn)，2023年出貨，產(chǎn)品包括面向客戶端的Meteor Lake和面向數(shù)據(jù)中心的Granite Rapids。

?
Intel 3將在每瓦性能上實現(xiàn)約18%的提升，這是一個比通常的標準全節(jié)點改進水平更高的晶體管性能提升。Intel 3實現(xiàn)了更高密度、更高性能的庫；提高了內(nèi)在驅(qū)動電流；通過減少通孔電阻，優(yōu)化了互連金屬堆棧；與Intel 4相比，Intel 3將在更多工序中增加EUV的使用。Intel 3將于2023年下半年開始生產(chǎn)相關(guān)產(chǎn)品。

到了Intel 20A，正式進入半導(dǎo)體埃米時代，英特爾將推出兩大突破性技術(shù)——全新的晶體管架構(gòu)RibbonFET和互聯(lián)創(chuàng)新PowerVia。Intel 20A將于2024年上半年推出，而這會成為半導(dǎo)體制程技術(shù)的又一個分水嶺。

2024年趕上臺積電/三星，2025年奪回領(lǐng)先地位

從英特爾官宣的路線圖來看，2024年會是一個分水嶺。這一年，是英特爾制程性能趕上臺積電/三星的重要節(jié)點，如果成功，它將在2025年重回領(lǐng)先地位。納米時代錯過的輝煌，埃米時代要拿回來。

英特爾具體如何實現(xiàn)呢？

上文提到，在20A這個節(jié)點有兩項重要創(chuàng)新就是PowerVia和RibbonFET。

傳統(tǒng)的互連技術(shù)是在晶體管層的頂部進行互聯(lián)，由此產(chǎn)生的電源線和信號線的互混，導(dǎo)致了布線效率低下的問題，會影響性能和功耗。到20A，英特爾將通過新的工藝，把電源線置于晶體管層的下面，也就是在晶圓的背面。通過消除晶圓正面的電源布線需求，騰出更多的資源用于優(yōu)化信號布線并減少時延。通過減少下垂和降低干擾，也有助于實現(xiàn)更好的電能傳輸，便于根據(jù)產(chǎn)品需求，對性能、功耗或面積進行優(yōu)化。這是PowerVia帶來的優(yōu)化升級。

英特爾全球技術(shù)開發(fā)團隊負責(zé)人Ann Kelleher透露，過去幾年，英特爾一直在完善這一工藝，也希望在更早的制程節(jié)點上測試PowerVia，以確保這項技術(shù)完全就緒，2024年能夠在Intel 20A中全面采用。

Intel 20A還將引入一個全新的晶體管架構(gòu)RibbonFET，即Gate All Around（GAA）晶體管，這是自2011年英特爾發(fā)布FinFET以來的首個全新晶體管架構(gòu)，提供更快的晶體管開關(guān)速度，同時以更小的占用空間實現(xiàn)與多鰭結(jié)構(gòu)相同的驅(qū)動電流。事實上，業(yè)界對Gate All Around已研發(fā)多年，臺積電和三星之前宣布的引入GAA的節(jié)點分別是2nm和3nm。

英特爾的實現(xiàn)方法是RibbonFET，通過將柵極完全包裹在通道周圍，來實現(xiàn)更好的控制，并在所有電壓下都能獲得更高的驅(qū)動電流。這可以加快了晶體管開關(guān)速度，最終可打造出更高性能的產(chǎn)品。并且，通過堆疊多個通道（即納米帶），可以實現(xiàn)與多個鰭片相同的驅(qū)動電流，但占用的空間更小。對納米帶的部署，使得帶的寬度可以被調(diào)整，以適應(yīng)多種應(yīng)用。根據(jù)測試芯片的測量結(jié)果，英特爾預(yù)計RibbonFET晶體管帶來的性能和密度提升，將超過如今的FinFET晶體管。

在20A之后，還有一個沒有出現(xiàn)在路線圖上的18A節(jié)點，也在研發(fā)中，預(yù)計將于2025年初推出。它將對RibbonFET進行改進，在晶體管性能上實現(xiàn)更進一步的提升。隨著RibbonFET和PowerVia的推出和演進，英特爾希望在2025年再度領(lǐng)先業(yè)界。

High-NA EUV光刻機是關(guān)鍵一環(huán)

英特爾還透露了采用下一代EUV技術(shù)的計劃，即高數(shù)值孔徑（High-NA）EUV，它將集成更高精度的透鏡和反射鏡，提高分辨率，從而在硅片上刻印出更微小的圖樣。英特爾有望率先獲得業(yè)界第一臺High-NA EUV光刻機，并計劃在2025年成為首家在生產(chǎn)中實際采用High-NA EUV的芯片制造商。

對于這款最新的High-NA EUV光刻機，宋繼強強調(diào)了三點：第一，英特爾和ASML是長期的戰(zhàn)略合作伙伴，有信心通過協(xié)作努力，來滿足技術(shù)需求；第二，這款最新的High-NA EUV光刻機，英特爾參與了定義、構(gòu)建，會拿到第一臺機器部署到生產(chǎn)線上；第三，英特爾會是業(yè)界第一個部署并大規(guī)模生產(chǎn)的制造商，這確保了英特爾能依靠ASML的最新技術(shù)，來提供最高水平的生產(chǎn)力。

Ann Kelleher解釋說，將EUV投入量產(chǎn)，需要構(gòu)建一個以該設(shè)備為中心的完整的供應(yīng)鏈生態(tài)，包括光刻膠、掩模生成、蒙版加附、計量檢測等，英特爾為構(gòu)建這個生態(tài)系統(tǒng)付出了很大努力。

英特爾子公司IMS是EUV多波束掩?？虒憙x的全球主要供應(yīng)商，這是制作高分辨率掩模的必備工具，而掩模則是實現(xiàn)EUV光刻技術(shù)的關(guān)鍵部分。除此之外，與應(yīng)用材料（Applied Materials）、泛林集團（LAM Research）和東電電子（TEL）在內(nèi)的設(shè)備供應(yīng)商的合作，都是英特爾實現(xiàn)領(lǐng)先技術(shù)路線圖的關(guān)鍵。

先進制程和先進封裝密不可分

在最新制程路線圖發(fā)布的同時，英特爾強調(diào)了先進封裝方面的創(chuàng)新：全向互連 （Foveros Omni）和混合鍵合互連（Hybrid Bonding，也叫Foveros Direct），這兩項技術(shù)都將于2023年投入量產(chǎn)。

據(jù)了解，F(xiàn)overos Omni將為模塊化設(shè)計和裸片到裸片的互連，提供“無限制的靈活性”，這是向晶圓級封裝轉(zhuǎn)變的一步。正如其名稱“omni”所示，F(xiàn)overos Omni允許將多個分解的頂片與多個基片集成。頂片和基片都可以基于不同的晶圓制程節(jié)點混合搭配。具備了這種靈活性，設(shè)計便有了更大的可能性。

混合鍵合（hybrid bonding）技術(shù)也稱作Foveros Direct。據(jù)了解，F(xiàn)overos Direct這個名字源于向無焊料、直接銅對銅鍵合的轉(zhuǎn)變，它可以實現(xiàn)低電阻互連。而這項技術(shù)將改變異構(gòu)集成，真正將封裝技術(shù)提升至全新水平。

Foveros Direct實現(xiàn)了10微米以下的凸點間距。這使3D堆疊的互連密度提高了一個數(shù)量級。由此產(chǎn)生的10,000 IO/mm2的能力，為功能性裸片分區(qū)開辟了新的概念，這在以前是無法實現(xiàn)的。例如，可以在一塊裸片上進行多級緩存或邏輯堆疊，時延低，且沒有功耗損失。

宋繼強表示，制程和封裝是兩個重要的技術(shù)路徑。如果不談封裝，只看芯片制程，就意味著只能在單芯片的維度去進行提升。但是，通過先進封裝的創(chuàng)新，可以向3D方向發(fā)展，從而在不增加面積、只增加高度的情況下去提升功能計算密度。

當(dāng)前，3D封裝已成為業(yè)界共識。在保證性能的同時，還要降低功耗、提高I/O帶寬，這就要比拼封裝技術(shù)了。他指出，異構(gòu)封裝是發(fā)展的必然，因為不可能完全依靠芯片制程技術(shù)來達到未來的設(shè)備需求。

大力發(fā)展代工，滿足全球半導(dǎo)體生產(chǎn)的巨大需求

帕特·基辛格上任之初就推行的IDM 2.0由三個關(guān)鍵部分組成：第一，英特爾希望繼續(xù)在內(nèi)部完成大部分產(chǎn)品的生產(chǎn)；第二，英特爾希望進一步增強與第三方代工廠的合作，交付出更好的產(chǎn)品；第三，將投資打造世界一流的代工業(yè)務(wù)，成為代工產(chǎn)能的主要提供商，起于美國和歐洲，以滿足全球?qū)Π雽?dǎo)體生產(chǎn)的巨大需求。

他認為，英特爾發(fā)展代工服務(wù)（IFS）的優(yōu)勢之一，就是既能提供領(lǐng)先的制程和封裝技術(shù)創(chuàng)新，又能將既有成熟技術(shù)以全新的方式提供給客戶。目前AWS、高通已經(jīng)分別與英特爾合作，AWS將成為第一個使用英特爾代工服務(wù)封裝解決方案的客戶，而高通將會采用Intel 20A制程工藝技術(shù)，這是英特爾當(dāng)前在代工服務(wù)領(lǐng)域的重要進展。

此外，還有一個重大的轉(zhuǎn)折點：英特爾10nm晶圓產(chǎn)量，已超出同期生產(chǎn)的14nm晶圓數(shù)量。這意味著，英特爾在最新制程上的量產(chǎn)終于超出成熟工藝，完成了新的迭代，這也進一步為其發(fā)展代工業(yè)務(wù)增加了信心。

英特爾正在積極提高晶圓廠的產(chǎn)能，帕特·基辛格透露，預(yù)計在今年年底前，將宣布在歐洲和美國進一步的工廠布局，這將是一筆足以支持大型晶圓廠的巨額投資。目前，英特爾在美國亞利桑那州的工廠投資已超過200億美元；并投資35億美元，為新墨西哥州的工廠配備先進的封裝設(shè)備，包括Foveros技術(shù)等。

寫在最后

作為摩爾定律的提出者和堅定不移的推行者，多年以來，英特爾的升級一直踐行著“Tick-Tock戰(zhàn)略”，一代工藝升級，一代架構(gòu)升級，二者輪流交替，兩年一個周期。直到在14nm的演進上，英特爾遇到了極大的瓶頸，但是，在命名方式上，英特爾仍在踐行著傳統(tǒng)的路線，只要是單節(jié)點內(nèi)的升級，就用一個“+”，是的，我們看到了英特爾有一個14+++的節(jié)點。

業(yè)界一些人士認為，英特爾在命名方式上吃了不少悶虧，“牙膏廠”這一稱謂是對一家公司根本性的打擊，畢竟過去30多年來，它一直為自己推動尖端制造技術(shù)而自豪。

帕特·基辛格顯然在一個更高的層面看到了這些問題，一是隨著摩爾定律放緩，工藝節(jié)點不可避免會在命名上首先陷入“內(nèi)卷”；二是隨著半導(dǎo)體技術(shù)本身的演進，未來必然需要制程、架構(gòu)、封裝甚至軟件等方面的共同優(yōu)化。

英特爾這次重新梳理自己的路線圖，不再強調(diào)數(shù)字和納米之間的關(guān)系，只是用數(shù)字的遞減來代表工藝的前進，并以“每瓦性能”這樣直觀的數(shù)字來告訴業(yè)界代際的提升情況。這樣一個新的框架體系，對于英特爾全新的IDM模式至關(guān)重要。至于它能否在2025年重回制程性能領(lǐng)導(dǎo)地位？我們埃米時代見分曉！