日本黄色+网站+在线观看,星空无限传媒免费观看电视剧 ,日本孕交系列视频

2017 年 3 月，三星和臺(tái)積電分別就其半導(dǎo)體制程工藝的現(xiàn)狀和未來(lái)發(fā)展情況發(fā)布了幾份非常重要的公告。三星表示，該公司有超過(guò) 7 萬(wàn)個(gè)晶圓加工過(guò)程都采用了第一代 10nm FinFET 工藝，未來(lái)這一數(shù)量還會(huì)繼續(xù)增加，同時(shí)，三星還公布了未來(lái)的即將采用的工藝路線圖。特別是，三星計(jì)劃在未來(lái)將公布三個(gè)工藝，目前為止，我們對(duì)于這三個(gè)工藝均一無(wú)所知。

另一方面，臺(tái)積電表示，采用其第一代 10nm 工藝的芯片將會(huì)很快實(shí)現(xiàn)量產(chǎn)，同時(shí)，臺(tái)積電也表示，在未來(lái)幾年，臺(tái)積電將會(huì)陸續(xù)推出幾項(xiàng)全新的工藝，這其中就包括將在 2019 年推出的首款 7nm EUV 工藝。

10 nm: 三星還在不斷推進(jìn)

眾所周知，2016 年 11 月份，三星已經(jīng)開(kāi)始將 10LPE 制造技術(shù)應(yīng)用到其生產(chǎn)的 SOC 中。這一制造技術(shù)與三星之前使用的 14LPP 工藝相比，將能夠縮小 30%的晶片面積，同時(shí)能夠降低 40%的功耗或者是提高 27%的性能（以同樣的能耗）。到目前為止，三星已經(jīng)用該技術(shù)加工量超過(guò)七萬(wàn)片 wafer，從這一過(guò)程中規(guī)可以大概估算出三星的技術(shù)（考慮到 10nm 的工藝生產(chǎn)周期為 90 天左右）。

同時(shí)，我們應(yīng)當(dāng)知道的是，三星目前還沒(méi)有推出很多 10nm 工藝的產(chǎn)品：只有三星自己的 Exynos 系列和三星為高通代工的 835 芯片是使用了三星的 10nm 工藝。

除了以上產(chǎn)品之外，三星計(jì)劃在 2017 年底量產(chǎn)采用第二代 10nm 工藝的芯片，也就是三星所說(shuō)的 10LPP 工藝。未來(lái)，三星將會(huì)在 2018 年底推出采用第三代 10nm 工藝的芯片（10LPU）。去年，三星曾表示，10LPP 工藝比現(xiàn)有的 10LPE 工藝提高了 10%左右的性能，而 10LPU 工藝，具體細(xì)節(jié)目前還一無(wú)所知。

但是我們可以肯定的是 10LPU 工藝必然在性能，功耗和芯片面積上有所提升，但是具體在哪一方面會(huì)有巨大突破，目前還不甚明朗。

隨著這一工藝的出現(xiàn)，三星也將會(huì)和 Intel 在 14nm 上推出三代不同的改進(jìn)工藝一樣，在 10nm 上推出三種不同的改進(jìn)工藝。

不過(guò)值得注意的是，三星在 14nm 上并沒(méi)有推出 14LPC 工藝的產(chǎn)品，那么我們可以猜測(cè)，在 10nm 上，三星也不會(huì)推出對(duì)應(yīng)工藝的產(chǎn)品。

這是否以為著，三星推出的 10LPU 工藝主要針對(duì)的是超小型的、超低功耗的應(yīng)用各種新興應(yīng)用呢，三星還沒(méi)有給出確切的回答。

10nm: TSMC 已經(jīng)準(zhǔn)備好了

至于臺(tái)積電，其 10nm 工藝（CLN10FF）已經(jīng)有 12 和 15 兩個(gè)工廠能夠達(dá)到合格要求，其大規(guī)模量產(chǎn)大概時(shí)間為 2017 年下半年。預(yù)計(jì)未來(lái)這兩個(gè)工廠每季度能夠生產(chǎn)上萬(wàn)片芯片。臺(tái)積電希望能夠不斷增加產(chǎn)能，計(jì)劃在今年出貨 40 萬(wàn)片晶圓。

考慮到 FinFET 技術(shù)冗長(zhǎng)的生產(chǎn)周期，臺(tái)積電想要提高 10nm 工藝的產(chǎn)能來(lái)滿足其主要客戶的芯片需求，還需要很長(zhǎng)的產(chǎn)能爬坡時(shí)間。那么蘋(píng)果如果想要使用采用這一工藝的芯片，為其今年九月或者是十月推出新手機(jī)進(jìn)行大量備貨，在前期還是非常困難的。

CLN10FF 技術(shù)與 CLN16FF+技術(shù)相比到底存在多少優(yōu)勢(shì)在臺(tái)積電內(nèi)部已經(jīng)進(jìn)行過(guò)多次討論，該工藝明顯是針對(duì)移動(dòng)設(shè)備使用的 SOC 的，而不是為普通的芯片廠商準(zhǔn)備的。在相同的功率和復(fù)雜性下，該工藝能夠提高 50%的芯片密度。如果采用同一頻率和復(fù)雜性，同時(shí)降低 40%的功耗，同樣能夠帶來(lái) 20%的性能提升。

與三星不同的是，臺(tái)積電并不打算在 10nm 工藝上推出多個(gè)改進(jìn)型工藝。臺(tái)積電預(yù)計(jì)在明年直接推出 7nm 工藝。

7nm 對(duì)于半導(dǎo)體制造工藝來(lái)說(shuō)是非常重要的里程碑，吸引了很多設(shè)計(jì)者為之努力。

但是，臺(tái)積電的野心明顯不止于此，臺(tái)積電未來(lái)還打算推出多種專門(mén)針對(duì)超小型和超低功耗應(yīng)用的制造工藝。

超越 10nm 的臺(tái)積電：7 nm DUV 和 7 nm EUV

如前所述，未來(lái)臺(tái)積電的 7nm 工藝將會(huì)被應(yīng)用到數(shù)百家公司的數(shù)以千計(jì)的不同的應(yīng)用之中。

不過(guò)，臺(tái)積電最初的計(jì)劃并不是這樣。臺(tái)積電最初為 7nm 工藝設(shè)計(jì)了兩個(gè)版本：一種是針對(duì)高性能應(yīng)用的 7nm 工藝，一種是針對(duì)移動(dòng)應(yīng)用的 7nm 工藝。但是這兩種工藝都需要采用浸沒(méi)式光刻技術(shù)和 DUV 技術(shù)。經(jīng)過(guò)多次嘗試之后，臺(tái)積電最終決定引入更加先進(jìn)的制造工藝，將 EUV 技術(shù)引入 7nm 工藝中。這一方法可以說(shuō)是從 GlobalFoundries 的制造工藝中得到的借鑒。

臺(tái)積電的第一代 CLN7FF 預(yù)計(jì)將會(huì)與 2017 年第二季度進(jìn)入試產(chǎn)階段，今年晚些時(shí)候可能推出樣片。而大規(guī)模的進(jìn)行生產(chǎn)則需要等到 2018 年第二季度。所以，我們?nèi)绻胍诋a(chǎn)品中見(jiàn)到采用 7nm 工藝的芯片產(chǎn)品，至少需要等到明年下半年。

與 CLN16FF+相比，CLN7FF 工藝將會(huì)使得芯片制造上在相同晶體數(shù)量的情況下，整體的體積縮小 70%；而在相同的芯片復(fù)雜性情況下，將能夠降低 60%的功耗或者是增加 30%的頻率。

據(jù)了解，臺(tái)積電未來(lái)推出的第二代 7nm 工藝(CLN7FF+)，將會(huì)引入 EUV 技術(shù)，這就要求開(kāi)發(fā)生必須針對(duì) 7nm 工藝重新設(shè)計(jì)更多的 EUV 生產(chǎn)規(guī)則。改進(jìn)后的工藝預(yù)計(jì)可能縮小 10-15~20%左右的晶圓面積，同時(shí)能夠提高性能，降低功耗。

此外，與傳統(tǒng)的生產(chǎn)設(shè)計(jì)工藝相比，使用 DUV 工具進(jìn)行設(shè)計(jì)，能夠極大的縮短生產(chǎn)周期。

臺(tái)積電第二代 7nm 工藝(CLN7FF+)預(yù)計(jì)將于 2018 年第二季度進(jìn)行試產(chǎn)，2019 年下半年能夠量產(chǎn)面市。

事實(shí)上，三大代工廠商在 7nm 工藝節(jié)點(diǎn)上都將會(huì)是使用 EUV 技術(shù)。但是 ASML 和其他 EUV 設(shè)備上想要真的將 EUV 技術(shù)投入商業(yè)應(yīng)用，至少還需要兩年的時(shí)間。

雖然在某些方面 EUV 可以實(shí)現(xiàn)，但是要真的應(yīng)用還需要等到 2019 年。但是，臺(tái)積電和三星都已經(jīng)在討論第二代 EUV 工藝了，從目前的情況來(lái)看，代工廠商對(duì)于 EUV 廠商的未來(lái)的設(shè)備進(jìn)度還是抱有非常大的信心的。

三星 10m 之后：8nm 和 6nm

三星的 7nm 制造技術(shù)被認(rèn)為是該公司首個(gè)使用 EUV 光刻量產(chǎn)節(jié)點(diǎn)。據(jù)報(bào)道，量產(chǎn)時(shí)間會(huì)在 2019 年或之后，但是試產(chǎn)會(huì)在 2018 年系半年。但是在接下來(lái)的幾年，一切會(huì)變得更加有趣。因?yàn)槿窃?Roadmap 上公布了之前很少被提到的 8nm 和 6nm 制程。

三星官方表示，和現(xiàn)有的節(jié)點(diǎn)技術(shù)相比，這兩個(gè)新技術(shù)將會(huì)提供更好的擴(kuò)展性、性能和功耗優(yōu)勢(shì)，這就意味著新技術(shù)相比三星現(xiàn)在正在使用的 14nm 和 10nm 工藝性能更好是必然的。最重要的是，三星表示，8nm 和 6nm 節(jié)點(diǎn)會(huì)分別繼承現(xiàn)有的 10nm 和 7nm 技術(shù)的優(yōu)勢(shì)。這就意味著 8nm 在一些關(guān)鍵層依舊使用 DUV 和多次曝光（三次或者四次，但三星方面并沒(méi)有確認(rèn)是否會(huì)用四次），而 6nm 則是三星的第二代 EUV 技術(shù)。

現(xiàn)在關(guān)于三星 8LPP 制造技術(shù)唯一確定的是他們會(huì)使用 DUV 制程技術(shù)去縮小 die 的尺寸（增加晶體管密度），同時(shí)擁有比 10LPP 更好的頻率表現(xiàn)?？紤]到新工藝對(duì)前任的技術(shù)技術(shù)，我們認(rèn)為 8LPP 會(huì)在 2019 年帶來(lái)更高性能的 SoC 生產(chǎn)。

由于三星計(jì)劃在 2018 年下半年試產(chǎn) 7LPP，但直到 2019 年下半年前，還是沒(méi)辦法實(shí)現(xiàn)量產(chǎn)。需要提醒一下，三星現(xiàn)在都是在十月份開(kāi)始其先進(jìn)工藝的大規(guī)模量產(chǎn)，那么就意味著我們也許會(huì)在 2019 年秋天看到 7LPP 的大規(guī)模量產(chǎn)。但是 8LPP 會(huì)是三星當(dāng)年更先進(jìn)的工藝。三星并沒(méi)有提及其 6nm 工藝的時(shí)間線，也沒(méi)有透露太多關(guān)于此技術(shù)的信息。但我們可以肯定的是需要使用 ASML 的 EUV 工具（例如 NXE:3350B）去處理更多的圖層，以求獲得更好的 PPA。而據(jù)我們估計(jì)，真正的量產(chǎn)時(shí)間會(huì)在 2020 年之后。

在今年三月，三星只是簡(jiǎn)單提了一些他們的 10LPU、8LPP 和 6nm 制程技術(shù)，但他們并沒(méi)有談及太多技術(shù)，甚至連 PPA 的提升目標(biāo)也沒(méi)有講到。增加了兩個(gè) DUV 技術(shù)節(jié)點(diǎn)（10LPU 和 8LPP）意味著到 2019 至 2021 年間，EUV 不會(huì)是所有應(yīng)用的最好選擇，這是非常合乎邏輯的。那么問(wèn)題就回到，我們不知道 DUV 和 EUV 在 EUV 早期應(yīng)該以一種怎么樣的方式共存。

五月底，三星將會(huì)在美國(guó)舉辦 FAB 論壇，屆時(shí)我們也許會(huì)有更多機(jī)會(huì)去了解三星在 FAB 方面的計(jì)劃。但我們?nèi)绻氲玫礁嚓P(guān)于這些新技術(shù)的細(xì)節(jié)，也許還需要多等幾個(gè)月。

所以現(xiàn)在我們來(lái)討論一下那些沒(méi)那么先進(jìn)的技術(shù)吧，每年使用這些技術(shù)的產(chǎn)品銷(xiāo)量都會(huì)高達(dá)數(shù)億顆。

超越 10nm 的臺(tái)積電：7 nm DUV 和 7 nm EUV

如前所述，未來(lái)臺(tái)積電的 7nm 工藝將會(huì)被應(yīng)用到數(shù)百家公司的數(shù)以千計(jì)的不同的應(yīng)用之中。

此外，與傳統(tǒng)的生產(chǎn)設(shè)計(jì)工藝相比，使用 DUV 工具進(jìn)行設(shè)計(jì)，能夠極大的縮短生產(chǎn)周期。

臺(tái)積電第二代 7nm 工藝(CLN7FF+)預(yù)計(jì)將于 2018 年第二季度進(jìn)行試產(chǎn)，2019 年下半年能夠量產(chǎn)面市。

更多最新行業(yè)資訊，歡迎點(diǎn)擊與非網(wǎng)《今日大事要聞》！