專欄︱SOI與FinFET技術(shù)誰更優(yōu)

1999 年，胡正明教授在美國加州大學(xué)領(lǐng)導(dǎo)著一個由美國國防部高級研究計劃局（DARPA）出資贊助的研究小組，當(dāng)時他們的研究目標(biāo)是 CMOS 技術(shù)如何拓展到 25 納米及以下領(lǐng)域。研究顯示，有兩種途徑可以實現(xiàn)這種目的：一是立體型結(jié)構(gòu)的 FinFET 晶體管（鰭式晶體管），另外一種是基于 SOI 的超薄絕緣層上硅體技術(shù) (UTB-SOI,也就是我們常說的 FD-SOI 晶體管技術(shù))。

胡正明教授

體硅 CMOS 技術(shù)走到 22 納米之后，因為光刻技術(shù)所限，特征尺寸已很難繼續(xù)微縮，急需革新技術(shù)來維持進(jìn)一步發(fā)展。在眾多的候選技術(shù)之中，F(xiàn)D-SOI（Fully Depleted SOI，全耗盡絕緣層上硅）技術(shù)極具競爭力。對于 FD-SOI 晶體管，硅薄膜自然地限定了源漏結(jié)深，同時也限定了源漏結(jié)的耗盡區(qū)，從而可改善 DIBL(Drain Induced Barrier Lowering，漏致勢壘降低)等短溝道效應(yīng)，改善器件的亞閾特性，降低電路的靜態(tài)功耗。此外，F(xiàn)DSOI 晶體管無需溝道摻雜，可以避免 RDF(Random Dopants Fluctuation，隨機(jī)摻雜漲落)等效應(yīng)，從而保持穩(wěn)定的閾值電壓，同時還可以避免因摻雜而引起的遷移率退化。

FinFET 與 FD-SOI

（圖片源于 SemiWiki）

FD-SOI 技術(shù)不僅能得到 FinFET 全耗盡晶體管帶給平面?zhèn)鹘y(tǒng)技術(shù)的全部好處，而且還能實現(xiàn)后者無法達(dá)到的先進(jìn)的負(fù)偏壓（back bias）技術(shù)。

FD-SOI 工藝可以將工作電壓降低至大約 0.6V，而相比之下體硅（Bulk CMOS）工藝的最小極限值一般在 0.9V 左右。使用 FD-SOI 的后向偏置技術(shù)（即負(fù)偏壓）可以提供更寬動態(tài)范圍的性能，因此特別適合移動和消費級多媒體應(yīng)用。

對全耗盡型 SOI 工藝而言，SOI 中位于頂層的硅層厚度會減薄至 5-20 納米，這樣器件工作時柵極下面溝道位置下方的耗盡層便可充滿整個硅薄膜層，如此便可消除在 PD-SOI（PD 為部分耗盡）中常見的浮體效應(yīng)。

在部分耗盡型 SOI 結(jié)構(gòu)中，SOI 中頂層硅層的厚度為 50-90 納米，因此溝道下方的硅層中僅有部分被耗盡層占據(jù)，由此可導(dǎo)致電荷在耗盡層以下的電中性區(qū)域中累積，造成所謂的浮體效應(yīng)。

SOI 工藝的優(yōu)勢：

1. 減少寄生電容，提高器件頻率，與體硅相比 SOI 器件的工作頻率提高 20-35%。
2. 由于減少寄生電容和降低漏電流，SOI 器件的功耗相比體硅下降 35-70%。
3. 消除了閂鎖效應(yīng)（閂鎖效應(yīng)，即 Latch up， 是指 CMOS 芯片中，由于寄生的 PNP 和 NPN 雙極性 BJT 相互影響而產(chǎn)生 在電源和地線之間的一低阻抗通路, 它的存在會使 VDD 和 GND 之間產(chǎn)生大電流。）。隨著 IC 制造工藝的發(fā)展，封裝密度和集成度越來越高，產(chǎn)生閂鎖效應(yīng)的可能性會越來越大。
4. 抑制襯底的脈沖電流干涉,減少軟錯誤的發(fā)生。
5. 與硅工藝相容，可減少 13-20%工序。

SOI 發(fā)展現(xiàn)狀

法國 Soitec 已實現(xiàn) FD-SOI 晶園的高良率成熟量產(chǎn)，其 300 毫米（即 12 英寸）晶圓廠能夠支持 28 納米、22 納米及更為先進(jìn)的節(jié)點上大規(guī)模采用 FD-SOI 技術(shù)。如今，全球有三家位于三大洲的公司能夠供應(yīng) FD-SOI 晶圓，包括法國 Soitec、日本信越半導(dǎo)體(SHE)、美國 SunEdison。這三家公司均采用了行業(yè)標(biāo)準(zhǔn)的 SOI 晶園制造技術(shù)，智能剝離（Smart Cut）。

FD-SOI 技術(shù)的生態(tài)系統(tǒng)發(fā)展正在幾個方面逐步展開。三星及格羅方德 -- 全球四大半導(dǎo)體代工廠中的兩家 -- 已經(jīng)采用 FD-SOI 晶圓進(jìn)行多項試產(chǎn)(即 tape-out，也稱流片，指硅芯片從設(shè)計到制造的這一步驟)，并宣布計劃量產(chǎn)（與非網(wǎng)編輯注：三星 28 納米 FD-SOI 工藝在 2016 年已經(jīng)實現(xiàn)量產(chǎn)）。

FD-SOI 的設(shè)計生態(tài)系統(tǒng)也在持續(xù)壯大之中，在 28 納米和 22 納米工藝節(jié)點上進(jìn)展尤為迅猛。眾多電子設(shè)計自動化(EDA)公司正積極研發(fā)與 FD-SOI 相關(guān)的 IP。目前已有多家 IC 設(shè)計廠商公開表示全面擁抱這項技術(shù)，其中一些宣布將在未來的開發(fā)路線圖中采用 FD-SOI 技術(shù)。

采用 FD-SOI 工藝制造的芯片功耗更低，成本更少。比如索尼新一代智能手表中的 GPS，目前市場上采用其他工藝的 GPS 產(chǎn)品，功耗最好大概在 10mW 左右，而使用 FD-SOI 技術(shù)制作的芯片功耗能達(dá)到 1mW，功耗降低為原來的十分之一。

一種新的工藝技術(shù)離不開生態(tài)系統(tǒng)的支持。實際上，F(xiàn)D-SOI 生態(tài)系統(tǒng)已經(jīng)在逐漸成形，圍繞 FD-SOI 工藝，已經(jīng)形成了工藝研究、晶圓、IP、代工廠、IC 設(shè)計服務(wù)公司、IC 設(shè)計公司的產(chǎn)業(yè)鏈。法國 Soitec 與日本信越等號稱可以提供每月超過 10 萬片 SOI 晶圓的產(chǎn)能，除 FDSOI 已在意法半導(dǎo)體量產(chǎn)外，Global Foundries 已與意法半導(dǎo)體簽約有意導(dǎo)入 FD-SOI 工藝。

其中 ARM 的支持顯得格外重要，因為 ARM 大多情況下都是在場邊觀戰(zhàn)等待最終定局，業(yè)界認(rèn)為“只要 ARM 出聲，表示芯片已經(jīng)就緒了”。

ARM 認(rèn)為，22 納米 FD-SOI 可讓你的性能提高一倍，并改善 10 倍的漏電問題。很顯然，這相當(dāng)具有說服力。ARM 實體設(shè)計部門總經(jīng)理 Will Abbey 表示，“ARM 的 Cortex A32 與 A35 核心具備低功率與高效能優(yōu)勢，能夠適當(dāng)?shù)貫楣β拭舾械?a class="article-link" target="_blank" href="/tag/%E7%89%A9%E8%81%94%E7%BD%91/">物聯(lián)網(wǎng)應(yīng)用進(jìn)行反向閘極偏置，顯然是 FD-SOI 的理想方案?！?/p>

FD-SOI 可以廣泛應(yīng)用在超低功耗要求領(lǐng)域，例如移動通訊、處理器、模數(shù)轉(zhuǎn)換器、RFIC 及超低電壓數(shù)字電路等。

FD-SOI 與 FinFET 最更優(yōu)

比較 FD-SOI 及 FinFET 可能是困難的，因為它們?nèi)狈Ρ容^的基線。

然而目前在先進(jìn)工藝制程中，F(xiàn)inFET 技術(shù)占優(yōu)也不用懷疑。因為英特爾、臺積電以及三星都在采用 FinFET 技術(shù)，并己經(jīng)進(jìn)入 10 納米量產(chǎn)，臺積電己聲稱 7 納米今年試產(chǎn)，確保明年量產(chǎn)。而三星更為積極，聲稱它的 7 納米處理器芯片今年底有可能提前量產(chǎn)。業(yè)界老大英特爾始終不慌忙，聲稱 2018 年它的 10 納米 PC 處理器芯片量產(chǎn)，并聲稱它的 10 納米水平相等于臺積電與三星的 7 納米。

而目前見到量產(chǎn)的 FD-SOI 技術(shù)，僅意法半導(dǎo)體與三星，格羅方德計劃 2017 年量產(chǎn) 22 納米 FD-SOI。

為什么會出現(xiàn)這樣的情況，能否表示 FD-SOI 技術(shù)的不足？答案可能是不一樣。

任何一項技術(shù)的釆用是由市場決定的。果如分析所言，F(xiàn)D-SOI 技術(shù)在高頻、低功耗、抗靜電等方面有明顯的優(yōu)勢，為什么 IC 設(shè)計公司不采用它？。

這主要是由于 SOI 硅片的成本太高。目前 8 英寸的 SOI 硅片每片要 300-400 美元，而通常的體硅片每片才 30-40 美元，相差十倍。因此估計 SOI 代工硅片價格應(yīng)該在每片 1000 美元左右，而統(tǒng)計中國的代工廠，它們的 8 英寸硅片平均代工價格每片約 400 美元。

因此，只有如 RFIC 等特定用途的芯片，才會采用 SOI 工藝。另一方面，只有 SOI 硅片生產(chǎn)的數(shù)量多了，價格才能降下來。再有，由于 FinFET 技術(shù)廣泛被采用，它的產(chǎn)業(yè)鏈完善，如 IP 與第三方 IP 技術(shù)等都很豐富，相對而言，SOI 的產(chǎn)業(yè)鏈尚在逐步完善之中，即使被 IC 設(shè)計公司采用，它的使用也不如 FinFET 方便。

盡管見到 IBS 公司有分析 FD-SOI 與 FinFET 的成本報告，計算下來 FD-SOI 成本可能更低，但是目前 SOI 技術(shù)發(fā)的關(guān)鍵是沒有一個同等數(shù)量的市場，因此不像 FinFET 一樣能迅速發(fā)展。

所以，F(xiàn)D-SOI 與 FinFET 技術(shù)是各有各的應(yīng)用場合，那些確有低功耗等需要的應(yīng)用,采用 FD-SOI 技術(shù)也是合乎情理。所以 FD-SOI 技術(shù)需要有一個市場的培育過程。

業(yè)界有人認(rèn)為，未來可能是 40 與 28 納米的 FD-SOI 技術(shù)與 14 及 10 納米的 FinFET 技術(shù)共存相當(dāng)長一段時間。最終在 7 納米及以下時 SOI 也將從 2D 發(fā)展到 3D，即發(fā)展為 SOI FinFET 工藝。表明 SOI 與 FinFET 技術(shù)可謂殊途同歸！所以兩種工藝并非是完全對立的技術(shù)。

中國需要 SOI 技術(shù)

中國半導(dǎo)體業(yè)處在一個特殊的環(huán)境中，為了自強(qiáng)自立,顯然也需要發(fā)展 SOI 技術(shù)，這一點是無疑的。

中國半導(dǎo)體業(yè)界經(jīng)常議論“要實現(xiàn)彎道超車”，然而“彎道”在那里？可能有時并不太清楚。而 FDSOI 技術(shù)可能是其中最為靠譜的技術(shù)之一。

但是中國半導(dǎo)體業(yè)要涉足 FD-SOI，必須跨過三座大山，面臨的困難也不少。

分析 FD-SOI 技術(shù)的現(xiàn)狀，中國要進(jìn)入 SOI 領(lǐng)域必須要跨過三關(guān)，即 SOI 晶園的自制，而且價格一定要降；IC 設(shè)計公司的大量采用；以及代工廠的順利投產(chǎn)。并且三個方面必須能聯(lián)動起來，才能逐步把 SOI 的生態(tài)產(chǎn)業(yè)鏈完善。

其中十分重要的是它不可能僅用錢解決一切，必須要扎扎實實地解決 SOI 產(chǎn)業(yè)鏈中的每一個環(huán)節(jié)，并下功夫去突破，這可能是最困難的問題所在。

顯然，現(xiàn)階段市場的需求量可能是個關(guān)鍵因素，當(dāng)前僅是 RF 前端 IC 等采用。所以對于 SOI 產(chǎn)業(yè)鏈的發(fā)展首先需要政府部門牽頭，制定規(guī)劃，并引導(dǎo)與資金支持，目前階段尚不可能單純依靠市場能解決所有問題。

目前中國的 FD-SOI 技術(shù)尚沒有實現(xiàn)規(guī)模化量產(chǎn)，國內(nèi)的 IC 設(shè)計公司可能尚處在多任務(wù)硅片（MPW）的設(shè)計驗證階段，據(jù)傳中芯國際及華虹宏力的 SOI 代工能力都己具備。因此國內(nèi)自主生產(chǎn) SOI 硅片，及讓更多的 IC 設(shè)計公司采用 SOI 技術(shù)是個首要任務(wù)。

2016 年 3 月上海硅產(chǎn)業(yè)投資有限公司和 Soitec 推進(jìn)合作，并投資入股 14.5%。據(jù)透露，在合作達(dá)成之后，中方的 IC 設(shè)計廠商能夠通過格羅方德和三星的代工廠來獲得使用 FD-SOI 技術(shù)，同時 Soitec 承諾如果未來中國大規(guī)模采用了這個技術(shù)，需要多少晶圓都可以提供?！俺虽N售產(chǎn)品的合作，在研發(fā)和生態(tài)系統(tǒng)建設(shè)方面也將展開合作。”

中國半導(dǎo)體業(yè)發(fā)展可能關(guān)鍵不在于方向在那里？而是確定方向之后，如何踏實去干，去解決一個一個難題。任何進(jìn)步?jīng)]有捷徑，其中骨干企業(yè)的責(zé)任尤為重要。