7
?
曾經，在半導體制程工藝上英特爾說第二，沒人敢說第一。但如今，現(xiàn)在臺積電和三星的 10nm 量產且在積極籌劃 7nm，而英特爾 10nm 似乎依然是個迷，Intel 一直堅持的“Tick-Tock”發(fā)展模式也在遭受挑戰(zhàn)，新工藝、新架構能否依然每年交替到來也成了未知。
計劃與現(xiàn)實對比，可發(fā)現(xiàn)英特爾動作延遲，被戲稱為“牙膏廠”也不為過。
英特爾，這個半導體制程工藝的豐碑，真的要倒了？議論紛紛之時，英特爾高級院士 Mark Bohr 用半導體行業(yè)權威刊物《IEEE Spectrum》的撰文作出回應。關于自家 10nm 工藝，他表示在技術、成本方面都有巨大優(yōu)勢，10nm 工藝的晶體管密度不但會超過現(xiàn)在的自家 14nm，還會優(yōu)于其他公司的 10nm，也就是集成度更高，柵極間距將從 14nm 工藝的 70nm 縮小到 54nm，邏輯單元則縮小 46％，這比以往任何一代工藝進化都更激進。并強調 10nm CannonLake 定于今年年內出貨。
?
對于臺積電、三星、英特爾 16/14 nm 曾進行過比較，發(fā)現(xiàn)三者 14/16nm 制程節(jié)點“數(shù)字”都灌水了，實際線寬其實都沒達到其所稱的制程數(shù)字。
本期《趣科技》，與非網小編就來講講半導體先進制程的“數(shù)字游戲”。
每當新一代 CPU 問世時，人們都會熱衷于討論它采用了多少微米或納米制程。每一次制程工藝的進步都會對芯片制造業(yè)產生舉足輕重的影響，并演繹一個個經典的傳奇。而制成工藝與摩爾定律又緊密聯(lián)系在了一起。
?
摩爾定律是由英特爾創(chuàng)始人戈登摩爾提出的，集成電路所包含的晶體管每 18 個月就會翻一番。
?
1965 年英特爾推出的 10μm 處理器后，從芯片制造工藝遵循著摩爾定律一路走來，經歷了 6μm、3μm、1μm、0.5μm、0.35μm、0.25μm、0.18μm、0.13μm、90nm、65nm、45nm、32nm、22nm 直到今天的 14nm、10nm。
這些數(shù)字看似毫無規(guī)律，其實卻有著自己的計算公式：當前處理器的制程工藝乘以 0.714 即可得出下一代 CPU 的制程工藝。
XX nm 指的是什么或者說這些數(shù)字又是什么含義？
?
這代表晶體管和晶體管之間導線連線的寬度，即 CPU 的上形成的互補氧化物金屬半導體場效應晶體管柵極的寬度，也被稱為柵長。
?
晶體管由源極、漏極和位于他們之間的柵極所組成，電流從源極流入漏極，柵極則起到控制電流通斷的作用。
隨著制程微縮，這組“數(shù)字”的變得魔幻起來，制程節(jié)點不再與柵長相符合。據 Linley Group 與 Techinsights 分析的結果，臺積電、三星、英特爾 16/14 納米看上去“灌水”明顯。
Linley Group：
Techinsights：
關于這場數(shù)字游戲，調研 The Linley Group 創(chuàng)辦人暨首席分析師 Linley Gwennap 曾表示這與市場營銷是相關的，盡管節(jié)點名稱不再與實際柵長相符合，不過，差距也不會太大。
?
?
上面的數(shù)字是否能證明相同工藝要比三星、臺積電厲害？
?
這個還不能很確定的回答，Gwennap 認為臺積電與三星目前的制程節(jié)點仍落后于英特爾，以三星而言，14 nm 制程稱作 17nm 會較佳，而臺積電 16 nm 制程其實差不多是 19 nm。而工藝數(shù)字的不同程度“美化”，實際上是商業(yè)策略。但也有權威專家認為英特爾、三星甚至臺積電在三者 14/16 nm 制程差距或許不大。
這場數(shù)字游戲背后還隱藏了什么？
?
柵長可以分為光刻柵長和物理柵長，物理柵長是光柵孔徑的絕對長度，對應參數(shù)所要求的柵長；光刻柵長則是由光刻技術所決定的。
?
由于在光刻中光存在衍射現(xiàn)象以及芯片制造中還要經歷離子注入、蝕刻、等離子沖洗、熱處理等步驟，因此會導致光刻柵長和實際柵長不一致的情況。一般光刻柵長要大于物理柵長。另外，同樣的制程工藝下，實際柵長也會不一樣，比如三星的 14nm 與英特爾的 14nm 制程芯片的實際柵長依然有一定差距。
針對“數(shù)字”不對號的問題，我們也許可以這樣理解：
16/14/10nm 應該是用物理柵長來衡量的，經過光的衍射，實際形成的光刻柵長要長一些且不同廠商的會有所不同。
物理柵長上是否存在灌水現(xiàn)象依然是一個未知的問題，只能說有可能。還有一種可能，對于先進制程而言，節(jié)點名稱并非與物理柵長相符，但一直遵循著“乘以 0.714”的命名規(guī)則。
當柵極長度逼近 20nm 大關時，對電流控制能力急劇下降，漏電率相應提高。傳統(tǒng)的平面 MOSFET 結構中，已不再適用。芯片制造商的晶體管從平面型進化到 FinFET 工藝（鰭式場效應晶體管），將電路通道升高為鯊魚鰭形狀，三面與柵極接觸，降低漏電和動態(tài)功率損耗，改善功耗和發(fā)熱。FinFet 可以解決平面型設備的短溝道問題。FinFET 成為當今的主流。
?
所以，現(xiàn)如今線寬也并非衡量半導體制程的唯一條件，也并非半導體廠技術能力的唯一評定標準。
當熱衷于這場數(shù)字游戲的時候，也許我們需要去看看背后的工藝，比如前柵極和后柵極工藝。45nm 以下必要的 HKMG 技術中 Gate-first/Gate-last 成型工藝各有優(yōu)劣。
?
后柵極（Gate-last）成型 HKMG 技術制造的芯片，功耗更低、漏電更少，高頻（即高性能）運行狀態(tài)也更穩(wěn)定；但是生產制造技術復雜、良品率低、初期很難大規(guī)模量產；（在沒有采用 3D 晶體管結構前）管芯密度低，對晶圓的利用不夠經濟；真正實用時，還需要用戶層面的配合，即客戶廠商根據需求配合修改電路設計。
英特爾為了追求未來的性能增長選擇 Gate-last，其他廠商則選擇整體難度較小、眼下更容易實用的 Gate-first。英特爾從 45 納米開始用后柵工藝，4 年后臺積電 28 納米采用后柵極工藝，而三星 28 納米依然采用前柵工藝。
摩爾定律面臨挑戰(zhàn)的今天，制程微縮仍然會繼續(xù)，這已經不是一場單純的數(shù)字競賽，新工藝、新材料都會加入。如果英特爾 10nm 真如 MarkBohr 表達的“比以往任何一代工藝進化都更激進”，那這場競賽將變得更加有看點。
與非網原創(chuàng)內容，未經許可，不得轉載！
《趣科技》原創(chuàng)專欄：
