FPGA系統(tǒng)設(shè)計(jì)原則和技巧之：FPGA系統(tǒng)設(shè)計(jì)的3種常用技巧

?

9.2??FPGA系統(tǒng)設(shè)計(jì)的3種常用技巧

9.2.1??乒乓操作技巧

1．乒乓操作的原理

乒乓操作是FPGA設(shè)計(jì)中最常用的一種數(shù)據(jù)緩沖方法，簡(jiǎn)單而且實(shí)用，其原理示意圖如圖9.5所示。

圖9.5??乒乓操作原理

輸入的數(shù)據(jù)經(jīng)過(guò)選擇開關(guān)后，分別進(jìn)入緩沖模塊1和緩沖模塊2。當(dāng)數(shù)據(jù)寫入緩沖模塊1的時(shí)候，數(shù)據(jù)處理單元從緩沖模塊2讀取數(shù)據(jù)進(jìn)行處理；當(dāng)數(shù)據(jù)寫入緩沖模塊2的時(shí)候，數(shù)據(jù)處理單元從緩沖區(qū)模塊1讀取數(shù)據(jù)進(jìn)行處理。

這樣做的目的是給數(shù)據(jù)處理單元贏得更多的處理時(shí)間，避免因?yàn)閿?shù)據(jù)處理時(shí)無(wú)法持續(xù)接收而丟失有效數(shù)據(jù)。因此，乒乓操作適合那些數(shù)據(jù)處理以幀為單位，而且每幀的處理最長(zhǎng)時(shí)間小于幀周期的情況。

2．乒乓操作的特點(diǎn)

（1）乒乓操作的最大特點(diǎn)是無(wú)縫緩沖與處理。

通過(guò)“輸入數(shù)據(jù)選擇開關(guān)”和“輸出數(shù)據(jù)選擇開關(guān)”按節(jié)拍、相互配合的切換，將經(jīng)過(guò)緩沖的數(shù)據(jù)流沒(méi)有時(shí)間停頓地送到“數(shù)據(jù)處理單元”，被運(yùn)算與處理。

把乒乓操作模塊當(dāng)作一個(gè)整體，站在這個(gè)模塊的兩端看數(shù)據(jù)，輸入數(shù)據(jù)流和輸出數(shù)據(jù)流都是連續(xù)不斷的，沒(méi)有任何停頓。因此非常適合對(duì)數(shù)據(jù)流進(jìn)行流水線式處理，常常被應(yīng)用于流水線式算法。

（2）乒乓操作的第二個(gè)特點(diǎn)是節(jié)約緩沖區(qū)空間。

比如在WCDMA基帶應(yīng)用中，1幀（Frame）是由15個(gè)時(shí)隙（Slot）組成的。有時(shí)需要將1整幀的數(shù)據(jù)延時(shí)一個(gè)時(shí)隙后處理，比較直接的辦法是將這幀數(shù)據(jù)緩存起來(lái)，然后延時(shí)1個(gè)時(shí)隙，進(jìn)行處理。這時(shí)緩沖區(qū)的長(zhǎng)度是1整幀數(shù)據(jù)長(zhǎng)，假設(shè)數(shù)據(jù)速率是3.84Mbit/s，1幀長(zhǎng)10ms，則此時(shí)需要緩沖區(qū)長(zhǎng)度是38400bit。

如果采用乒乓操作，只需定義兩個(gè)能緩沖1個(gè)slot數(shù)據(jù)的RAM（單口RAM即可）。當(dāng)向一塊RAM寫數(shù)據(jù)的時(shí)候，從另一塊RAM讀數(shù)據(jù)，然后送到處理單元處理。此時(shí)，每塊RAM的容量?jī)H需2560bit即可，2塊RAM加起來(lái)也只有5120bit的容量。

3．乒乓操作的靈活應(yīng)用

巧妙地運(yùn)用乒乓操作，還可以達(dá)到用低速模塊處理高速數(shù)據(jù)流的效果。

如圖9.6所示，數(shù)據(jù)緩沖模塊采用了雙口RAM，并在DPRAM后引入了一級(jí)處理模塊。這個(gè)數(shù)據(jù)預(yù)處理根據(jù)需要可以是各種數(shù)據(jù)運(yùn)算。比如在WCDMA設(shè)計(jì)中，對(duì)輸入數(shù)據(jù)流的解擴(kuò)、解擾、去旋轉(zhuǎn)等。

圖9.6??使用低速處理模塊處理高速數(shù)據(jù)流

假設(shè)端口A的輸入數(shù)據(jù)流的速率為100Mbit/s，乒乓操作的緩沖周期是10ms。我們下面一起分析一下各個(gè)節(jié)點(diǎn)端口的數(shù)據(jù)速率。

輸入數(shù)據(jù)流A端口處數(shù)據(jù)速率為100Mbit/s，在第1個(gè)緩沖周期10ms內(nèi)，通過(guò)“輸入數(shù)據(jù)選擇開關(guān)”，從B1到達(dá)DPRAM1。B1的數(shù)據(jù)速率也是100Mbit/s，在10ms內(nèi)，DPRAM1要寫入1Mbit/s數(shù)據(jù)。

同理在第2個(gè)10ms，數(shù)據(jù)流被切換到DPRAM2，端口B2的數(shù)據(jù)速率也是100?Mbit/s，DPRAM2在第2個(gè)10ms被寫入Mbit/s數(shù)據(jù)。周而復(fù)始，在第3個(gè)10ms，數(shù)據(jù)流又切換到DPRAM1，DPRAM1被寫入1?Mbit/s數(shù)據(jù)。

?

仔細(xì)分析一下，就會(huì)發(fā)現(xiàn)到第3個(gè)緩沖周期時(shí)，留給DPRAM1讀取數(shù)據(jù)并送到“處理模塊1”的時(shí)間一共是20ms。

（1）首先在第2個(gè)緩沖周期，向DPRAM2寫數(shù)據(jù)的10ms內(nèi)，DPRAM1可以進(jìn)行讀操作。

（2）其次在第1個(gè)緩沖周期的第5ms起（絕對(duì)時(shí)間為5ms時(shí)刻），DPRAM1就可以邊向500Kbit/s以后的地址寫數(shù)，邊從地址0讀數(shù)，到達(dá)10ms時(shí)，DPRAM1剛好寫完了1Mbit/s數(shù)據(jù)，并且讀了500Kbit/s數(shù)據(jù)，這個(gè)緩沖時(shí)間內(nèi)DPRAM1讀了5ms的時(shí)間。

（3）另外在第3個(gè)緩沖周期的第5ms起（絕對(duì)時(shí)間為35ms時(shí)刻），同理可以邊向500Kbit/s以后的地址寫數(shù)，邊從地址0讀數(shù)，又讀取了5個(gè)ms，所以截止DPRAM1第一個(gè)周期存入的數(shù)據(jù)被完全覆蓋以前，DPRAM1最多可以讀取了20ms時(shí)間，而所需讀取的數(shù)據(jù)為1?Mbit/s，所以端口C1的數(shù)據(jù)速率為：1?Mbit/s?/20ms=50?Mbit/s。

因此“處理模塊1”的最低數(shù)據(jù)吞吐能力也僅僅要求為50?Mbit/s。同理“處理模塊2”的最低數(shù)據(jù)吞吐能力也僅僅要求為50?Mbit/s。換言之，通過(guò)乒乓操作，“處理模塊”的時(shí)序壓力減輕了，所要求的數(shù)據(jù)處理速率僅僅為輸入數(shù)據(jù)速率的1/2。

通過(guò)乒乓操作實(shí)現(xiàn)低速模塊處理高速數(shù)據(jù)的實(shí)質(zhì)是：通過(guò)DPRAM這種緩存單元，實(shí)現(xiàn)了數(shù)據(jù)流的串并轉(zhuǎn)換，并行用“處理模塊1”和“處理模塊2”處理分流的數(shù)據(jù)，是面積與速度互換原則的有一個(gè)體現(xiàn)。

9.2.2??串并/并串轉(zhuǎn)換技巧

串并轉(zhuǎn)換是FPGA設(shè)計(jì)的一個(gè)重要技巧，從小的著眼點(diǎn)講，它是數(shù)據(jù)流處理的常用手段；從大的著眼點(diǎn)講，它是面積與速度互換思想的直接體現(xiàn)。

串并轉(zhuǎn)換的實(shí)現(xiàn)方法多種多樣，根據(jù)數(shù)據(jù)的排序和數(shù)量的要求，可以選用寄存器、RAM等實(shí)現(xiàn)。如圖9.5所示的乒乓操作舉例，就是通過(guò)DPRAM實(shí)現(xiàn)了數(shù)據(jù)流的串并轉(zhuǎn)換，而且由于使用了DPRAM，數(shù)據(jù)的緩沖區(qū)可以開得很大。

對(duì)于數(shù)量比較小的設(shè)計(jì)，可以采用寄存器完成串并轉(zhuǎn)換。如無(wú)特殊需求，應(yīng)該用同步時(shí)序設(shè)計(jì)完成串并之間的轉(zhuǎn)換。比如數(shù)據(jù)從串行到并行，數(shù)據(jù)排列順序是高位在前，可以用下面的編碼實(shí)現(xiàn)：

prl_temp?<=?{?prl_temp,?srl_in?};

其中，prl_temp是并行輸出緩存寄存器，srl_in是串行數(shù)據(jù)輸入。

對(duì)于排列順序有規(guī)定的串并轉(zhuǎn)換，可以用case語(yǔ)句判斷實(shí)現(xiàn)。對(duì)于復(fù)雜的串并轉(zhuǎn)換，還可以用狀態(tài)機(jī)實(shí)現(xiàn)。串并轉(zhuǎn)換的方法總的來(lái)說(shuō)比較簡(jiǎn)單，在此不做更多的解釋。

9.2.3??硬件流水線操作技巧

流水線處理是高速設(shè)計(jì)中的一個(gè)常用設(shè)計(jì)手段。如果某個(gè)設(shè)計(jì)的處理流程分為若干步驟，而且整個(gè)數(shù)據(jù)處理是“單流向”的，即沒(méi)有反饋或者迭代運(yùn)算，前一個(gè)步驟的輸出是下一個(gè)步驟的輸入，則可以考慮采用流水線設(shè)計(jì)方法提高系統(tǒng)的工作頻率。

流水線設(shè)計(jì)的結(jié)構(gòu)示意圖如圖9.7所示。

圖9.7??流水線設(shè)計(jì)的結(jié)構(gòu)示意圖

它的基本結(jié)構(gòu)為：將適當(dāng)劃分的n個(gè)操作步驟單流向串聯(lián)起來(lái)。

流水線操作的最大特點(diǎn)和要求是：數(shù)據(jù)流在各個(gè)步驟的處理從時(shí)間上看是連續(xù)的。如果將每個(gè)操作步驟假設(shè)為通過(guò)一個(gè)D觸發(fā)器（就是用寄存器打一個(gè)節(jié)拍），那么流水線操作就類似一個(gè)移位寄存器組，數(shù)據(jù)流依次流經(jīng)D觸發(fā)器，完成每個(gè)步驟的操作。流水線設(shè)計(jì)時(shí)序示意圖如圖9.8所示。

圖9.8??流水線設(shè)計(jì)時(shí)序示意圖

?

流水線設(shè)計(jì)的一個(gè)關(guān)鍵在于整個(gè)設(shè)計(jì)時(shí)序的合理安排。要求每個(gè)操作步驟的劃分合理。如果前級(jí)操作時(shí)間恰好等于后級(jí)的操作時(shí)間，設(shè)計(jì)最為簡(jiǎn)單，只要前級(jí)的輸出直接匯入后級(jí)的輸入即可。如果前級(jí)操作時(shí)間大于后級(jí)的操作時(shí)間，則需要對(duì)前級(jí)的輸出數(shù)據(jù)適當(dāng)緩存，才能匯入后級(jí)的輸入端。如果前級(jí)操作時(shí)間恰好小于后級(jí)的操作時(shí)間，則必須通過(guò)復(fù)制邏輯，將數(shù)據(jù)流分流，或者在前級(jí)對(duì)數(shù)據(jù)采用存儲(chǔ)、后處理方式，否則會(huì)造成后級(jí)數(shù)據(jù)溢出。

在WCDMA設(shè)計(jì)中經(jīng)常使用到流水線處理的方法，如RAKE接收機(jī)、搜索器、前導(dǎo)捕獲等。

流水線處理方式之所以頻率較高，是因?yàn)閺?fù)制了處理模塊，它是面積換取速度思想的又一具體體現(xiàn)。