加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入
  • 正文
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請入駐 產(chǎn)業(yè)圖譜

賽靈思欲借UltraScale架構(gòu)打破魔咒,20nm繼續(xù)領(lǐng)先一代

2013/07/10
閱讀需 7 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

賽靈思:魔咒將失效

?
一直以來,在FPGA領(lǐng)域,對賽靈思和Altera而言,除了摩爾定律,似乎還有另一條魔咒在起作用。那就是風(fēng)水輪流轉(zhuǎn),30年河?xùn)|、30年河西,在工藝節(jié)點(diǎn)的演進(jìn)中,每一家都只能保持一代的優(yōu)勢。65nm賽靈思勝出,到了40nm就是Altera坐莊,而28nm的市場優(yōu)勢又交回給了賽靈思。
?
這點(diǎn)也不難理解,在某一代掌握優(yōu)勢的廠商就會想花更多精力在這一代的推廣和運(yùn)營上,而在某一代失守的廠商自然會把更多精力投入到下一代的研發(fā)中希望盡快收復(fù)失地。但就在最近,賽靈思公司全球高級副總裁、亞太區(qū)執(zhí)行總裁湯立人表示“賽靈思要打破這一魔咒”,與此同時(shí)宣布賽靈思搶先一步發(fā)片20nm工藝的FPGA產(chǎn)品,將“繼續(xù)領(lǐng)先一代”。
?
賽靈思公司全球高級副總裁、亞太區(qū)執(zhí)行總裁湯立人
?
?
?
打破魔咒的砝碼
?
看看是怎樣的產(chǎn)品讓賽靈思有如此自信。賽靈思稱最新20nm工藝FPGA產(chǎn)品為“ASIC級的可編程架構(gòu)”并將該新架構(gòu)命名為“UltraScale”,可理解為超范圍,顧名思義,賽靈思想借全新ASIC級的產(chǎn)品進(jìn)入更廣泛的原有ASIC的市場。
?
對照Altera前不久發(fā)布的下一代10系列產(chǎn)品Arria 10和Stratix 10的信息,兩家廠商都在產(chǎn)品的命名上下了一番功夫。與Altera更多強(qiáng)調(diào)產(chǎn)品性能提升不同,賽靈思的最新產(chǎn)品在架構(gòu)上做了很多優(yōu)化,從而讓產(chǎn)品在功耗等性能方面拉近和ASIC產(chǎn)品的距離,而這些是此前FPGA產(chǎn)品進(jìn)入原有ASIC市場的最大障礙,最新UltraScale架構(gòu)的推出也讓賽靈思更進(jìn)一步接近自己的目標(biāo)—替代ASIC/ASSP。湯立人提到,28nm工藝的產(chǎn)品推出后,在通信領(lǐng)域的客戶中,其中有40%原來是采用ASIC器件的,相信這也是讓賽靈思確信FPGA在替代ASIC方面將大有作為的信心來源。
?
賽靈思對UltraScale架構(gòu)的優(yōu)化包括:
?
1. 布線
?
湯立人透露,雖然在28nm工藝下FPGA產(chǎn)品可達(dá)到數(shù)十萬甚至上百萬的邏輯單元數(shù),但因?yàn)槠毡榇嬖诘牟季€擁塞等問題,實(shí)際的器件利用率只能達(dá)到70~80%,這也是一些客戶反映比較多的一個(gè)問題。
?
在最新的UltraScale架構(gòu)中,賽靈思采用了一種更智能的布線方式,從下圖中我們可以看到其形象的描述。而更直觀的理解是,通過對整體邏輯單元的更合理布局形成一些快速通道,減少了對很多作為中間布線通道的邏輯單元的浪費(fèi),從而讓更多的邏輯單元能夠發(fā)揮更重要的系統(tǒng)功能的作用。經(jīng)這種布線優(yōu)化后,器件利用率可達(dá)到90%,且不影響產(chǎn)品性能。
?
UltraScale架構(gòu)的布線優(yōu)化
?
2. 時(shí)鐘
?
在高速系統(tǒng)中往往需要512到2048位寬度的總線,這時(shí)原有FPGA產(chǎn)品的時(shí)鐘歪斜問題就越發(fā)凸顯UltraScale架構(gòu)采用類似ASIC時(shí)鐘幾乎可將時(shí)鐘布置到晶片的任何地方,極大改善了延遲的問題,使系統(tǒng)級時(shí)鐘歪斜大幅降低達(dá)50%。
?
UltraScale架構(gòu)的類ASIC時(shí)鐘布線
?
從上圖我們可以看到,UltraScale采用多區(qū)域時(shí)鐘功能,類似時(shí)鐘樹的布局。
?
3. 關(guān)鍵路徑
?
架構(gòu)在關(guān)鍵路徑優(yōu)化方面所做的工作包括:大幅增強(qiáng)DSP處理,即增加DSP單元;提供高速存儲器級聯(lián),從而消除DSP和包處理中的瓶頸問題,即互聯(lián)性,也避免使用更多片上布線或邏輯資源;將高強(qiáng)度I/O功能做硬化IP處理,基于現(xiàn)有I/O功能相對完善不需要占用編程資源,這樣的做法可以降低時(shí)延同時(shí)釋放邏輯和布線資源。
?
?
湯立人表示,賽靈思采用20nm工藝的產(chǎn)品較上一代產(chǎn)品靜態(tài)功耗將降低35%,動態(tài)功耗也大大降低。而單純工藝節(jié)點(diǎn)的降低達(dá)不到這么顯著的效果,賽靈思通過一系列電源管理功能的優(yōu)化才實(shí)現(xiàn)了這一點(diǎn)。
?
Virtex UltraScale用于4*100G MuxSAR OTN交換的解決方案
Virtex UltraScale用于4*100G MAC to Interlaken橋接器解決方案
Kintex UltraScale用于超高視頻處理解決方案
Kintex UltraScale用于256通道超聲圖像處理解決方案
?
?
基于UltraScale架構(gòu)的產(chǎn)品首先推出的是Artix UltraScale和Virtex UltraScale系列,與之配合的Vivado設(shè)計(jì)套件早期試用版現(xiàn)在已經(jīng)開始供貨,相關(guān)器件將在今年第四季度開始供貨,UltraScale架構(gòu)也將用于下一代的Zynq系列并將擴(kuò)展到16nm工藝的產(chǎn)品。
?
兩大廠商間又一場時(shí)間的戰(zhàn)役已打響,誰能最先拿出產(chǎn)品來才是決定勝負(fù)的關(guān)鍵,而賽靈思是否能如其所愿的打破魔咒也就在此一舉了。
賽靈思

賽靈思

賽靈思(英語:Xilinx)是一家位于美國的可編程邏輯器件的生產(chǎn)商。該公司發(fā)明了現(xiàn)場可編程邏輯門陣列,并由此成名。賽靈思還是第一個(gè)無廠半導(dǎo)體公司(Fabless)。28nm時(shí)代,賽靈思提出All Programmable 的概念,從單一的FPGA企業(yè)戰(zhàn)略轉(zhuǎn)型為All Programmable FPGA、 SoC 和 3D IC 的全球領(lǐng)先提供商。且行業(yè)領(lǐng)先的器件與新一代設(shè)計(jì)環(huán)境以及 IP 完美地整合在一起,可滿足客戶對可編程邏輯乃至可編程系統(tǒng)集成的廣泛需求賽靈思于1984年創(chuàng)建于美國加利福尼亞州的硅谷,總部位于硅谷核心的圣何塞,并在科羅拉多州、愛爾蘭、新加坡 印度、中國、日本擁有分支機(jī)構(gòu)

賽靈思(英語:Xilinx)是一家位于美國的可編程邏輯器件的生產(chǎn)商。該公司發(fā)明了現(xiàn)場可編程邏輯門陣列,并由此成名。賽靈思還是第一個(gè)無廠半導(dǎo)體公司(Fabless)。28nm時(shí)代,賽靈思提出All Programmable 的概念,從單一的FPGA企業(yè)戰(zhàn)略轉(zhuǎn)型為All Programmable FPGA、 SoC 和 3D IC 的全球領(lǐng)先提供商。且行業(yè)領(lǐng)先的器件與新一代設(shè)計(jì)環(huán)境以及 IP 完美地整合在一起,可滿足客戶對可編程邏輯乃至可編程系統(tǒng)集成的廣泛需求賽靈思于1984年創(chuàng)建于美國加利福尼亞州的硅谷,總部位于硅谷核心的圣何塞,并在科羅拉多州、愛爾蘭、新加坡 印度、中國、日本擁有分支機(jī)構(gòu)收起

查看更多

相關(guān)推薦

電子產(chǎn)業(yè)圖譜

與非網(wǎng)總編。所知有限,不斷發(fā)現(xiàn)。抱持對技術(shù)、產(chǎn)業(yè)的熱情和好奇,以我所知、所見,真實(shí)還原電子產(chǎn)業(yè)現(xiàn)狀和前沿趨勢。

微信公眾號