加入星計劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴散
  • 作品版權(quán)保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入
  • 正文
  • 推薦器件
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請入駐 產(chǎn)業(yè)圖譜

無源晶振起振電路圖、解析與電容使用說明

03/11 08:01
4281
閱讀需 3 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

無源晶振實際使用中,我們經(jīng)常遇到的問題一般有兩點:

1、無源晶振引腳的方向性問題;

2、外接電容匹配問題引發(fā)的晶振頻率偏差。

首先關(guān)于無源晶振引腳的方向性辨識方法:無源晶振引腳不具備方向性,因此不必擔憂貼反。具體說明如下:

1、兩引腳無源晶振:分別為頻率輸入腳與輸出腳,不具備方向性。

2、三引腳晶振:中間腳為接地腳,兩側(cè)腳分別為頻率輸入腳與輸出腳,不具備方向性。

3、四引腳晶振:對角焊接即可,注意鄰腳之間不可連接。一般解釋為腳1與腳3分別為頻率輸入腳與輸出腳,不具備方向性。腳2與腳4接地。

無源晶振起振電路圖,無源晶振起振電路解析與無源晶振起振電路電容使用說明

(無源晶振起振電路圖)

無源晶振起振電路圖備注:

1、C1、C2為外接電容,根據(jù)與晶振負載電容匹配程度選值

2、R1、R2可以根據(jù)實際情況調(diào)整磁珠阻抗的大小

3、C3為預設(shè)計,可根據(jù)測試情況增加或者降低

4、C1/C2可根據(jù)測試情況進行大小調(diào)整

現(xiàn)在再來說無源晶振的電容匹配問題,在無源晶振的實際應用中,大多數(shù)情況下遇到的問題都是與外接電容(對地電容)與無源晶振負載電容(CL)不兼容所致。晶發(fā)電子建議除了按照芯片方案選對正確頻率精度及負載電容的無源晶振產(chǎn)品之外,若電路板上電后出現(xiàn)頻偏問題,應該針對晶振實際輸出頻率進行測試,借此獲取真實數(shù)據(jù),并對外接電容容值進行調(diào)整,以達到對實際輸出頻率的微調(diào)目的,即盡量靠近標稱頻率。

以下為理論上的電容計算參考公式:

無源晶振起振電路圖,無源晶振起振電路解析與無源晶振起振電路電容使用說明

注:

CL為無源晶振的負載電容,CS為電路板雜散電容,C1和C2為外接電容。

需要說明的是,因電路板復雜程度不同及布線設(shè)計存在差異,雜散電容CS也會存在差異,一般我們?nèi)≈禐?-6PF。

推薦器件

更多器件
器件型號 數(shù)量 器件廠商 器件描述 數(shù)據(jù)手冊 ECAD模型 風險等級 參考價格 更多信息
XC6SLX25-2FG484I 1 AMD Xilinx Field Programmable Gate Array, 1879 CLBs, 667MHz, 24051-Cell, CMOS, PBGA484, 23 X 23 MM, 1 MM PITCH, FBGA-484
$656.54 查看
EP4CE55F23C8 1 Intel Corporation Field Programmable Gate Array, 3491 CLBs, 472.5MHz, 55856-Cell, PBGA484, 23 X 23 MM, 1 MM PITCH, FBGA-484
$1086.23 查看
M4A5-64/32-10VNC48 1 Lattice Semiconductor Corporation EE PLD, 10ns, 64-Cell, CMOS, PQFP48, 1.40 MM HEIGHT, LEAD FREE, TQFP-48

ECAD模型

下載ECAD模型
$6.09 查看

相關(guān)推薦

電子產(chǎn)業(yè)圖譜

JF晶振是由深圳市晶發(fā)電子有限公司是生產(chǎn)的自主品牌、公司2006年成立,是一家從事銷售石英晶體諧振器、晶體振蕩器以及從事晶體配套設(shè)備生產(chǎn)的高新技術(shù)企業(yè)。