RISC-V HPC內(nèi)核從5nm遷移到4nm，1個(gè)月還是2天？

5nm及以下的芯片是推動(dòng)當(dāng)今高端消費(fèi)產(chǎn)品和數(shù)據(jù)中心技術(shù)的強(qiáng)大引擎。隨著消費(fèi)設(shè)備越做越小、功能越來越強(qiáng)大，芯片的復(fù)雜性也在急劇增加。與此同時(shí)，半導(dǎo)體行業(yè)正面臨技術(shù)人才短缺的困境。因此，半導(dǎo)體公司想要盡快滿足市場(chǎng)需求所面臨的壓力是巨大的。

在提高效率和生產(chǎn)力方面，人工智能（AI）是破題關(guān)鍵。AI在協(xié)助開發(fā)者優(yōu)化設(shè)計(jì)以滿足嚴(yán)苛的PPA目標(biāo)方面相當(dāng)成功。全球算力需求持續(xù)超出摩爾定律預(yù)測(cè)的增長(zhǎng)速度，半導(dǎo)體公司亟需探尋如何有效地利用仍然可行的大規(guī)模設(shè)計(jì)，并將設(shè)計(jì)遷移到具有可用產(chǎn)能的相似制程上，同時(shí)充分發(fā)揮新制程的潛在性能和低功耗特性。

此類設(shè)計(jì)遷移項(xiàng)目通常作為全新項(xiàng)目來實(shí)施，需要的時(shí)間和開發(fā)資源與原項(xiàng)目相當(dāng)。投入到項(xiàng)目中的時(shí)間和工作量會(huì)影響產(chǎn)品的上市時(shí)間和成本，進(jìn)而影響此類產(chǎn)品和業(yè)務(wù)部署的可行性。?但AI可以讓芯片設(shè)計(jì)遷移工作變得更加精簡(jiǎn)、更具成本效益。

2020年，新思科技推出DSO.ai。這項(xiàng)技術(shù)已被主流半導(dǎo)體公司用來更大限度地提高設(shè)計(jì)效率。最新一代的DSO.ai包括新的AI內(nèi)核引擎，可將周轉(zhuǎn)時(shí)間（TAT）縮短一半，并將設(shè)計(jì)質(zhì)量（QoR）提升多達(dá)20%。

自DSO.ai推出以來，其AI引擎不斷學(xué)習(xí)，并將所學(xué)的知識(shí)應(yīng)用于初始設(shè)計(jì)優(yōu)化和衍生設(shè)計(jì)等多個(gè)方面。在找尋滿足目標(biāo)規(guī)格的最佳優(yōu)化策略時(shí)，AI引擎不是“冷”啟動(dòng)，而是“熱”啟動(dòng)。下一代DSO.ai可以將這種學(xué)習(xí)提升到一個(gè)新的水平，并將“熱”啟動(dòng)功能應(yīng)用于衍生制程以實(shí)現(xiàn)設(shè)計(jì)遷移。

我們先來看一個(gè)制程遷移的案例：RISC-V高性能計(jì)算（HPC）內(nèi)核從5nm遷移到4nm的實(shí)際運(yùn)用情況。

此案例研究中的5nm RISC-V HPC內(nèi)核為單個(gè)“大內(nèi)核”，擁有500,000個(gè)面向數(shù)據(jù)中心應(yīng)用的實(shí)例。5nm設(shè)計(jì)的原始目標(biāo)規(guī)格包括性能至少達(dá)到1.95GHz，而功耗不超過30mW，并且內(nèi)核面積被指定為426um x 255um。新思科技Fusion Compiler RTL-to-GDSII實(shí)現(xiàn)解決方案采用開箱即用的RISC-V參考流程，能夠滿足面積和功耗要求，但性能有些許欠缺，僅為1.75Ghz?？s小這一性能差距預(yù)計(jì)需要兩名專業(yè)開發(fā)者一個(gè)月的努力。

▲?RISC-V HPC 5nm設(shè)計(jì)的基線優(yōu)化結(jié)果

讓我們先了解一下設(shè)計(jì)空間優(yōu)化技術(shù)是如何從“冷啟動(dòng)”開始應(yīng)用以達(dá)到優(yōu)化目標(biāo)的。在此示例中，我們?cè)试S該解決方案優(yōu)化總共25個(gè)排列組合，包括來自RISC-V HPC工具箱的排列組合，以及時(shí)序、合法化引擎和功耗策略?？紤]到排列組合的變化，理論上的搜索空間達(dá)到了1億的規(guī)模，也就是說，這個(gè)規(guī)模的搜索空間需要1億個(gè)Fusion Compiler作業(yè)才能實(shí)現(xiàn)覆蓋。然而，通過調(diào)用一個(gè)DSO.ai AI驅(qū)動(dòng)的優(yōu)化主機(jī)，我們能夠?qū)⑺璧腇usion Compiler作業(yè)數(shù)量減少到在3次迭代中并行運(yùn)行僅30個(gè)作業(yè)。該解決方案無需人工干預(yù)，兩天內(nèi)即可完成任務(wù)。于是，在指定的面積參數(shù)范圍內(nèi)，不僅可以滿足1.95GHz的目標(biāo)性能規(guī)格，而且功耗（27.9mW）優(yōu)于預(yù)期。

▲?在5nm RISC-V HPC內(nèi)核上使用新思科技DSO.ai的優(yōu)化結(jié)果

現(xiàn)在，我們來看一看如何應(yīng)用從5nm“冷”啟動(dòng)中學(xué)到的知識(shí)，在“熱”啟動(dòng)場(chǎng)景中將設(shè)計(jì)遷移到4nm。從5nm到4nm，尺寸需要縮小10%，以滿足404um x 242um的面積要求。性能目標(biāo)從1.95GHz提高到2.1GHz，同時(shí)功耗要求保持在30mW。排列組合變化的數(shù)量保持不變，因此搜索空間的規(guī)模仍為1億。通過使用5nm設(shè)計(jì)中的訓(xùn)練數(shù)據(jù)庫(kù)，計(jì)算配置從3次迭代中并行運(yùn)行30個(gè)Fusion Compiler作業(yè)減少到單次迭代中運(yùn)行15個(gè)Fusion Compiler作業(yè)，作業(yè)數(shù)量減少到了“冷”啟動(dòng)的六分之一。在無需人工干預(yù)的情況下，該解決方案能夠在一天內(nèi)完成任務(wù)。最終結(jié)果是在縮小的目標(biāo)面積內(nèi)，性能大幅提升至2.15GHz，功耗降至29.4mW。

▲?使用新思科技DSO.ai時(shí)的設(shè)計(jì)遷移結(jié)果

在這個(gè)市場(chǎng)窗口緊縮、設(shè)計(jì)日益復(fù)雜、技術(shù)人才短缺的時(shí)代，開發(fā)團(tuán)隊(duì)能夠借助人工智能將設(shè)計(jì)高效遷移到更小尺寸，進(jìn)而充分利用經(jīng)驗(yàn)證的設(shè)計(jì)并更大限度地提高生產(chǎn)力。