[摘要]
當設(shè)計所需接口多于微控制器本身具有的數(shù)量時，多數(shù)設(shè)計師的做法是“即位拆裝”，但是如此做法的弊端也很明顯：
首先，接口運行速度會被限制在幾MHz，造成微控制器難以快速控制IO腳狀態(tài)；
第二，由于負載增加，并縮短了微控制器處于低功耗睡眠模式的時間，會增加處理器功耗；
第三，由于定時精度有限，除非最慢速度，微控制器無法實施異步UART 型接口。
那么，如何讓“魚”和“熊掌”能夠兼得，答案是——FPGA，其最新的優(yōu)化版本可以在100LUT條件下全面實施其中任何一種接口，根據(jù)選擇的器件大小，相應(yīng)矩陣中可輕松增加幾十個接口。
由于FPGA具有硬件特性，實施的速度可以輕松達到幾十MHz。FPGA還可以實施緩沖和智能中斷，從而延長微控制器睡眠模式，降低總體功耗。如此一來之前提到的的問題也就迎刃而解。
當然，或許有哪位仍視FPGA為奢侈品，在設(shè)計中覺得用FPGA從成本考慮會得不償失。但現(xiàn)在FPGA的成本和功耗已經(jīng)在按照摩爾定律顯著降低，運用FPGA與MCU進行配置，最終的總體實施成本可以降低24%到34%。
本文就志在提供這樣一個節(jié)約成本、又提升性能和靈活性的完美解決方案。
資源類型：zip
資源大?。?/span>186.63KB
所屬分類：無
![]()
02:59:999
蘇公網(wǎng)安備 32059002001874號
