如何利用間接電流模式儀表放大器放大具有大直流偏移的交流信號？

問題：
如何支持存在大差分偏移電壓的應用而不需要增加增益級？

答案：
這可以通過在一級中利用微功耗軌到軌間接電流模式儀表放大器設計一個交流耦合和增益解決方案來實現(xiàn)。本文將概述這種設計的優(yōu)勢，并提供分步設計指南。

簡介
在電磁流量計和生物電測量等應用中，小差分信號與大得多的差分偏移串聯(lián)。這些偏移通常會限制電路在前端設計中可以獲得的增益，進而影響整體動態(tài)范圍。當使用較低電源電壓時，例如在電池供電的信號鏈中，增益限制更具挑戰(zhàn)性。解決這個大差分偏移問題的一種方案是使用交流耦合測量信號鏈。典型的交流耦合信號鏈包括一個低增益儀表放大器，其后是一個高通濾波器和額外的增益級（請參閱“放大具有大直流偏移的交流信號以支持低功耗設計”）。在大多數(shù)應用中，最好在第一級獲得盡可能多的增益，因為這有助于改善信號鏈中其他增益級的折合到輸入端(RTI)噪聲。本文將介紹間接電流模式儀表放大器架構的設計和實施，從而在一級中實現(xiàn)高增益和交流耦合。該設計采用微功耗、零漂移儀表放大器AD8237，其具有寬共模和差分輸入范圍。間接電流模式架構的其他例子有AD8420。這種間接電流反饋的主要好處包括：

• 低功耗架構

• 沒有像其他典型架構（例如由兩個或三個運放構成的儀表放大器）那樣的鉆石圖限制

• 利用外部電阻匹配可以實現(xiàn)良好的增益漂移性能

• 不依賴電阻匹配便可實現(xiàn)高CMRR

• 高阻抗基準引腳

圖1所示電路提供了整體原理圖，其中選擇了間接電流模式儀表放大器AD8237。但是，為了在一級中實現(xiàn)高增益和交流耦合，必須在AD8237的反饋環(huán)路中實現(xiàn)一個積分器電路。與由兩個或三個運放構成的儀表放大器解決方案（其在應用增益后消除偏移）相比，該解決方案可提供更大的增益。對于所提出的架構，偏移校正發(fā)生在增益階段之前，因此儀表放大器可以具有較大增益。這兩種架構將在附錄中介紹。ADA4505運算放大器在反饋環(huán)路中用作積分器電路。AD8237的輸出由積分器輸入檢測，并驅動AD8237的基準引腳，迫使AD8237的輸出為VMID，后者是在ADA4505的正輸入端設置。即使積分器電路提供低通濾波器功能，在這種情況下，由于其用在反饋環(huán)路中，整體電路也會具有高通濾波器轉換函數(shù)。由于這種行為，它不僅最終會在應用增益之前阻隔任何直流偏移，從而提供比其他解決方案更大的增益，而且它對低電源電壓和大偏移更有幫助，因為剩下的工作裕量很有限。積分器電路還通過基準引腳迫使AD8237的輸出為選定的電壓。實際上，積分器迫使基準引腳相對于AD8237的FB引腳的電壓等于輸入的差分電壓，但方向相反。

圖1.采用間接電流模式架構的交流耦合信號調理電路

設計規(guī)格示例
低功耗應用通常使用單電源，電源電壓通常在1.8V和3.6V之間。圖1所示電路的設計選擇取決于輸入信號和偏移的幅度范圍及頻率。表1列出了圖1所示電路的示例設計規(guī)格。

該電路的設計選擇是在AD8237使用低帶寬模式的情況下做出的，以便提高增益靈活性和穩(wěn)定性。

表1.圖1所示電路的關鍵設計規(guī)格
?

設計描述
圖1所示電路由微功耗、軌到軌儀表放大器AD8237和零輸入交越失真運算放大器ADA4505組成。這兩個器件均可由最低3.3V電源VDD供電。

此電路可以輸出一個電壓VOUT，該電壓表示輸入端的交流信號VSIGNAL在去除直流偏移電壓VOFFSET并經(jīng)放大后的信號。此電路生成的VMID電壓用于將ADA4505的正輸入和AD8237增益級輸出共模設置為中間電源電壓。VMID由分壓器（R1、R2）生成，并由另一個ADA4505緩沖。AD8237采用超小型封裝(MSOP)，ADA4505采用緊湊型晶圓級芯片規(guī)模封裝(WLCSP)。

設計注意事項
1.?? ?ADA4505-2 (1/2)的正輸入VMID將設置VREF（AD8237的基準引腳）的值，從而設置輸出VOUT。鑒于共模輸入電壓與輸出范圍的關系或鉆石圖，為確保兩個供電軌之間的輸出擺幅最大，大多數(shù)儀表放大器的最優(yōu)值為中間電源電壓(+VDD/2)。設計仿真部分將介紹一種對此有幫助的鉆石圖工具。

2.?? ?考慮電路的總電源電流時，電阻值R1和R2的選擇也很重要。電阻選擇是噪聲與功耗的權衡結果。對于此電路，最好選擇較大的電阻值以最大程度地減少額外的電源電流。針對該電阻分壓器，增加的額外電源電流將是：

• 對于電阻分壓器（R1、R2），可以增加一個電容C1以對噪聲進行限帶，并減少對VDD的50 Hz/60 Hz或其他干擾。電容越大，噪聲濾波越好；但是，上電時VMID需要更長的時間才能穩(wěn)定下來。建立到1%以內(nèi)所需的時間估計為：

3.?? ?選擇無源元件值（電阻和電容）時，應考慮容差。對于電阻分壓器（R1、R2），目標VMID值可能會移動，這會影響AD8237和ADA4505的輸出擺幅范圍VOUT。

從圖1所示電路可知，轉換函數(shù)將有兩個截止頻率，它們是來自反饋中ADA4505積分器電路的高通濾波器的結果和AD8237帶寬引起的低通濾波器響應。這可能會引入一些增益誤差，該誤差與積分器(ADA4505)的截止頻率和AD8237帶寬相關。因此，高通截止頻率和低通截止頻率須有一定的范圍。取決于截止頻率彼此接近的程度，增益誤差百分比可能會改變。

4.?? ?如果應用需要使用高阻抗傳感器，可以在AD8237輸入端之前使用諸如ADA4505之類的緩沖器，以提供更高輸入阻抗和更低輸入偏置電流，因為緩沖器會將高阻抗輸入轉換為低阻抗輸出。在整個溫度范圍內(nèi)，AD8237的輸入偏置電流最大值為1nA。

設計步驟
1.用于設置VMID的分壓器：
根據(jù)“設計注意事項”的第2點，對于圖1中的電路，外圍元件的值設置為R1 = R2 = 1MΩ，以使電源電流的貢獻保持在1μA左右。

ADA4505之前的電阻分壓器的輸出：

假設R1和R2的容差為5%，并考慮到ADA4505偏移：

為了消除電阻的交流電源干擾和噪聲，設置C1使得截止頻率至少小于VSIGNAL最低頻率20Hz。請注意，如果需要對噪聲進一步限帶，電容值可以更大。

在這種情況下，C1設置為22nF，其提供的頻率為：

2.儀表放大器(AD8237)增益值VSIGNAL：
考慮電磁流量傳感器輸出的范圍通常是從±75μV到±6mV的峰峰值信號幅度。對于圖1所示電路，幅度峰峰值信號幅度范圍將設置為VSIGNAL = 6mV峰值，頻率為30Hz。

然后，考慮AD8237輸出擺幅范圍對供電軌的限制。這些值可以在數(shù)據(jù)手冊的“輸出擺幅”部分中找到。保守起見，先使用+25°C時RL = 10kΩ擺幅情況：

對于3.3V電源：

由于輸出是全差分式，因此最差情況下輸出相對于VMID的擺幅將是：

對于正輸入信號（ = 1.732V）：

對于負輸入信號（ = 1.568V）：

?

現(xiàn)在為了設置增益，計算總預期差分輸入信號，并使用正負擺幅范圍的下限來設置最大擺幅范圍：

考慮到輸出電壓范圍限制，AD8237增益應小于253。為了留一些裕量以應對直流誤差和其他因素，圖1所示電路的增益值應小于最大值。增益和建立時間之間也需要權衡：增益越高，濾波器的時間常數(shù)越慢。鑒于以上考量，AD8237增益設置為101。

請注意設計注意事項第1步對擺幅值最大化的好處。

從數(shù)據(jù)手冊可知，增益的相關公式為：

AD8237數(shù)據(jù)手冊提供了不同增益選擇的建議電阻值。對于選定的增益101，這些電阻的值應為：RF1 = 1kΩ，RG1 =100kΩ。

3.儀表放大器(AD8237)帶寬：
從數(shù)據(jù)手冊得知，截止頻率值為

如果設計規(guī)格需要對最大信號頻率進行某種最低衰減，則對于給定濾波器截止頻率，這很容易檢查。

4.設置高通濾波器截止頻率：
正如“設計注意事項”部分所述，積分器設置的高通濾波器截止頻率可能過于接近AD8237帶寬設置的低通濾波器截止頻率。這會給之前確定的增益帶來一些增益錯誤。

假設R3和C3的容差為±5％，最快時間常數(shù)應小于VSIGNAL最低頻率：

電阻R3將具有1 MΩ的恒定值，以使通過該電阻進入運算放大器的電流最小。

選取最接近的標準電容值，截止頻率大致為20 Hz，設置C3 = 1.5 μF，故更新后的截止頻率為：

如果設計規(guī)格需要對最小信號頻率進行某種最低衰減，則對于給定濾波器截止頻率，這很容易檢查。請參見此電路的示例：

5.偏移電壓：

兩個信號VOFFSET和VCM都有限制。

正如預期的那樣，直流偏移可能比在大多數(shù)應用中通常發(fā)現(xiàn)的要大。在這種情況下，電壓值必須為VOFFSET ≤ ±VMID。如果直流偏移大于此限值，則VREF電壓值將超出ADA4505的電源電壓范圍。與基準引腳相關的公式為：VREF = VMID – VOFFSET。VOFFSET將設置為1V。

至于共模電壓，它與VOFFSET值直接相關，因為VCM必須在范圍內(nèi)：

如果未驗證這些限制，則AD8237的輸入值在電源電壓范圍以上或以下。VCM將設置為1.65V。

設計仿真
為了檢查儀表放大器的共模輸入范圍與輸出電壓的關系或鉆石圖，需要提供電源電壓+VDD、基準電壓、增益、共模擺幅和差分輸入擺幅。ADI公司的儀表放大器鉆石圖工具可幫助了解輸入擺幅是否在器件的工作范圍以內(nèi)。請注意，該工具使用的輸出擺幅使用最差情況的負載條件（最小阻性負載）。因此，如果按照該工具的限值進行設計，則對于較大阻性負載，系統(tǒng)將會有更多裕量。查看圖2中的結果，紫色輪廓是在給定電源電壓、輸出擺幅、輸入共模范圍和器件基準電壓下AD8237的可用范圍。紅色輪廓顯示了對于給定的共模和差分輸入模式擺幅，及使用了多少可用范圍。目標是讓紅色輪廓保持在紫色輪廓以內(nèi)。如果某些條件違反了此要求，工具將顯示錯誤并提供建議。務必注意，在此工具中，無法在反饋環(huán)路中實現(xiàn)積分器電路。但有一個變通辦法，那就是配置鉆石圖輸入信號，就好像添加了電路的VOFFSET和VCM電壓（在圖1中）一樣。這樣就可以使用間隔（0.65V至2.65V），因為直流偏移被消除且未放大。它還表明，共模電壓可以更高，因為輸出擺幅仍有一些裕量。為了進一步了解儀表放大器內(nèi)部發(fā)生的事情，Internal Circuitry（內(nèi)部電路）選項卡會顯示內(nèi)部節(jié)點的電壓。

?

圖2.AD8237鉆石圖工具示例

LTspice?是一款出色的仿真工具，可以檢查之前進行的設計過程計算，包括其他有意義的規(guī)格，例如目標信號帶的噪聲性能。LTspice原理圖如圖3所示。第一個仿真（圖4和圖5）是瞬態(tài)仿真，直流偏移為1V，輸入信號為±6mV (30Hz)。圖4顯示了電路中不同級的信號。圖5是圖4的放大版本，電路已建立，并且積分器電容充電到最終值。藍色曲線是AD8237的積分器或基準電壓引腳的輸出。紅色曲線是VMID值（等于VDD/2），綠色曲線是放大的最終30Hz輸出信號VOUT。

圖3.LTspice原理圖

?

圖4.瞬態(tài)仿真結果

?

圖5.瞬態(tài)仿真結果放大圖

表2顯示了設計目標與瞬態(tài)仿真結果的比較。對于最大和最小VOUT值，預期值來自：VOUT = VMID ± VSIGNAL × 101；就此情況而言，預期值等于2.256V和1.044V。VREF預期值等于VMID – VOFFSET，就此情況而言，預期值為0.65V。VMID等于中間電源電壓，就此情況而言，它等于1.65V。

表2.設計目標與仿真瞬態(tài)分析
?

瞬態(tài)分析中獲得的結果和預期結果在電壓輸出方面非常相似。然而，由于積分器電容和所實現(xiàn)的直流偏移都很大，仿真建立以及輸出達到最終值需要17秒。該建立時間來源于以下事實：仿真始于時間0s，電容需要時間以充電至最終值。

圖6中的另一個仿真顯示了圖3中電路的頻率響應，直流偏移為1V，輸入信號為±6mV (30Hz)。圖6中的光標1和2分別放置在高通和低通濾波器的-3dB點。表3顯示了設計目標與仿真結果的比較。

圖6.交流仿真結果

表3.設計目標與仿真交流分析
?

圖7中的另一個仿真顯示了圖3中電路的電壓噪聲密度與頻率RTI的關系。做法是將輸出噪聲除以解決方案的總增益(101)。對于帶通濾波器功能，需要選擇積分頻率區(qū)間來計算總噪聲。

圖7.在等效噪聲帶寬上積分的總噪聲結果

對于頻率上限，將使用之前確定的傳感器最大頻率值，即220Hz。對于頻率下限，也將使用之前確定的傳感器最小頻率值，即20Hz。在這種情況下，所產(chǎn)生的噪聲將從20Hz積分到220Hz。

由于帶通濾波器的截止頻率影響，實測噪聲實際上會更高。LTspice仿真結果假設其為磚墻濾波器在20Hz和220Hz時急劇滾降。

LTspice中的命令行設置為：noise V(VOUT) V1 dec 100 20 220。然后按住Ctrl鍵，鼠標左鍵單擊波形名稱(V(ONOISE)/101)。使用下式可輕松將有效值噪聲轉換為峰峰值噪聲：

快速檢查AD8237噪聲和ADA4505噪聲可知，AD8237是主要噪聲源。

測量結果
為了驗證仿真結果，可以進行硬件測試，因為AD8237和ADA4505都提供了測試板。每個元件的焊接可以根據(jù)測試板的原理圖完成。同時使用兩個測試板時，可能需要切斷AD8237板上的走線，以將VMID電壓連接到RG電阻。

為了確保更好地理解結果，元件值來自設計步驟部分，與設計仿真相同。為了模擬電磁流量計或生物電測量傳感器，可使用不同的測量設備，例如電壓校準器和任意波形發(fā)生器。

對于此測試，輸入信號設置為具有1V的直流偏移VOFFSET，共模電壓為1.65V，輸入信號VSIGNAL為±6mV (30Hz)。

查看圖8所示的結果，輸出電壓VOUT（黃色曲線）的性能相對于預期值有一個很小的電壓差，但仍與預期保持一致。

圖8.示波器屏幕截圖，黃色曲線對應于VOUT，藍色曲線對應于VREF。

表4總結了設計目標與測量結果。

表4.設計目標與測量結果
?

設計目標與仿真結果的差異可能有多種原因。

• 所使用的電阻具有5%的容差，這意味著VMID值可能有所偏移。

• 試驗臺設置可能有局限性，導致出現(xiàn)微小偏差，如實測仿真結果VOFFSET和VSIGNAL所示。

設計器件
表5.儀表放大器
?

表6.運算放大器
?

結論
當從傳感器（例如現(xiàn)場變送器中的電磁流量計或生物電應用中的電極）采集信號時，目標信號通常位于大得多的直流偏移之上。為了更容易地從這些傳感器中提取相關信息，一種解決方案是實現(xiàn)交流耦合的測量信號鏈，從而在消除直流偏移的同時放大交流信號。在反饋環(huán)路中集成一個積分器電路，儀表放大器AD8237提供增益，交流信號得以耦合，所有這些都在一級中實現(xiàn)。通過在輸入級消除直流偏移，該電路使得信號增益在測量信號鏈的輸入端即可應用，整體測量解決方案的折合到輸入端噪聲得以最小化。

參考資料
LTspice
LTspice是一款高性能SPICE III仿真軟件、原理圖采集工具和波形查看器，集成增強功能和模型，簡化了開關穩(wěn)壓器、線性穩(wěn)壓器和信號鏈電路的仿真。

儀表放大器鉆石圖工具
鉆石圖工具是一款Web應用程序，可生成特定配置的輸出電壓范圍與輸入共模電壓關系圖，也被稱為鉆石圖，適用ADI儀表放大器。

附錄
圖9和圖10顯示了間接電流模式儀表放大器和三運放儀表放大器。與由兩個或三個運放構成的儀表放大器解決方案（其在應用增益后消除偏移）相比，間接電流模式儀表放大器可提供更大的增益。對于所提出的架構，偏移校正發(fā)生在增益階段之前，因此儀表放大器可以具有較大增益。下面是對這兩個架構的說明。

圖9.AD8237的間接電流模式儀表放大器架構

?

圖10.三運放儀表放大器

圖9中的間接電流模式儀表放大器基于一級配置。輸入電壓應用于第一個GM1單元，而GM2單元在反饋環(huán)路中。內(nèi)部積分器放大器A迫使VIN1的副本出現(xiàn)在VIN2上。積分器用于驅動增益之前的基準引腳。增益由外部電阻RFB和RG設置，等于：

圖10中的三運放架構基于兩級配置。前兩個運算放大器U1和U2、RGAIN電阻、R2電阻與R1電阻形成同相放大器，被視為輸入級。它提供單位共模增益，而差分增益由電阻RGAIN設置，等于：

最后一個運算放大器U3與R3電阻形成一個差分放大器，構成儀表放大器的輸出級。它提供單位差模增益和共模抑制。該架構的基準注入點是在應用第一級增益之后的第二級。

致謝主要顧問：ADI科學儀器(SCI)部IC設計工程師David Plourde、ADI汽車部首席系統(tǒng)應用工程師Aine McCarthy、ADI科學儀器(SCI)部高級模擬應用工程師Tim Green