科研前線 | 長(zhǎng)江存儲(chǔ)研究3D閃存TRE機(jī)理研究獲突破

暫時(shí)性讀取錯(cuò)誤TRE是影響3D NAND存儲(chǔ)設(shè)備QoS的錯(cuò)誤之一，降低TRE對(duì)于提升存儲(chǔ)設(shè)備的可靠性至關(guān)重要，長(zhǎng)江存儲(chǔ)團(tuán)隊(duì)對(duì)于TRE問(wèn)題的特點(diǎn)與物理機(jī)理進(jìn)行了相關(guān)研究，建立了物理模型并提出和驗(yàn)證了解決方法，相關(guān)成果發(fā)表于IEEE Electron Device Letters。

研究背景

在過(guò)去的幾十年里，3D NAND閃存因其高數(shù)據(jù)傳輸效率、高存儲(chǔ)密度和低比特成本的非易失性數(shù)據(jù)存儲(chǔ)應(yīng)用而引起了廣泛的關(guān)注。消費(fèi)電子、數(shù)據(jù)中心等各種應(yīng)用的快速發(fā)展，對(duì)3D NAND的可靠性提出了嚴(yán)格的要求。Fail bit count (失敗比特?cái)?shù)統(tǒng)計(jì),以下簡(jiǎn)稱FBC)是表征3D NAND器件可靠性的關(guān)鍵參數(shù)之一，高FBC會(huì)導(dǎo)致隨機(jī)讀性能的顯著損失，這對(duì)快速存儲(chǔ)應(yīng)用的QoS是有害的。因此，在3D NAND Flash中降低FBC是必不可少的。

暫時(shí)讀取錯(cuò)誤(temporary read errors，以下簡(jiǎn)稱TRE)是指3D NAND從待機(jī)狀態(tài)恢復(fù)時(shí)，第一次讀取時(shí)出現(xiàn)較高的FBC。這將嚴(yán)重影響3D NAND閃存存儲(chǔ)設(shè)備的服務(wù)質(zhì)量(QoS，表示為指定的網(wǎng)絡(luò)通信提供更好的服務(wù)能力)。

對(duì)此，長(zhǎng)江存儲(chǔ)團(tuán)隊(duì)研究了3D NAND閃存的TRE問(wèn)題的特點(diǎn)和機(jī)理，在實(shí)驗(yàn)分析的基礎(chǔ)上，提出了一種物理模型來(lái)解釋電沉積的物理機(jī)理，相關(guān)成果以“Analysis and Optimization of Temporary Read Errors in 3D NAND Flash Memories”發(fā)表于IEEE Electron Device Letters，夏仕鈺為第一作者，霍宗亮和靳磊為共同通訊作者。

研究?jī)?nèi)容

團(tuán)隊(duì)研究了3D NAND閃存首次讀取過(guò)程中電子共振的特性和機(jī)理，在一系列實(shí)驗(yàn)分析的基礎(chǔ)上，提出了一種針對(duì)電子通信問(wèn)題的物理模型；發(fā)現(xiàn)多晶硅通道gbt占用率的差異是導(dǎo)致第一次和第二次讀操作之間FBC的巨大差異的原因；并提出了一種新的解決電子通信問(wèn)題的方法，通過(guò)實(shí)驗(yàn)進(jìn)行了驗(yàn)證。

當(dāng)3D NAND陣列從空閑狀態(tài)恢復(fù)時(shí)，由于晶界陷阱(grain boundary traps，以下簡(jiǎn)稱GBT)在空閑時(shí)間內(nèi)的放電導(dǎo)致GBT占用率較低，這導(dǎo)致了3D NAND陣列在第一次讀取時(shí)產(chǎn)生較高的臨時(shí)FBC。在物理模型的基礎(chǔ)上，提出了一種新的緩解TRE的方法，并通過(guò)實(shí)驗(yàn)進(jìn)行了驗(yàn)證。

團(tuán)隊(duì)實(shí)驗(yàn)基于三維垂直通道的電荷陷阱閃存，采用了第一次讀取和第二次讀取的FBC比率(FBC1/FBC2)作為比較數(shù)據(jù)，兩次讀取操作的時(shí)間間隔約為2分鐘。利用硅片上的測(cè)試芯片和封裝的模具采集FBC數(shù)據(jù)，對(duì)于電池電平的表征，使用了半導(dǎo)體參數(shù)分析儀與傳統(tǒng)的源測(cè)量單元(SMU)和波形發(fā)生器/快速測(cè)量單元，從硅片上不同模塊的3D NAND柱狀測(cè)試結(jié)構(gòu)中采集了實(shí)驗(yàn)的Id-Vg曲線、閾下斜率和Vt位移數(shù)據(jù)。

圖(a)為FBC1/FBC2的實(shí)驗(yàn)累積概率圖，各種工藝條件下各使用了600多個(gè)測(cè)試塊；(b) S2_k nm與S3 k +2 nm晶胞閾下斜率比較。

圖(a)為初次、1K次P/E循環(huán)、3K次P/E循環(huán)的FBC1/FBC2曲線；圖(b) 為25℃和85℃下的FBC1/FBC2曲線

不同時(shí)刻、不同溫度下，能帶圖、費(fèi)米-狄拉克分布函數(shù)和GBT占用率示意圖

FBC1/FBC2在不同實(shí)驗(yàn)條件下的測(cè)試結(jié)果

*P/E cycles：program/erase cycle，一次P/E循環(huán)就是NAND的寫入循環(huán)。

前景展望

長(zhǎng)存團(tuán)隊(duì)的研究表明多晶硅通道優(yōu)化有助于解決3D閃存的電子通信問(wèn)題，隨著長(zhǎng)江存儲(chǔ)團(tuán)隊(duì)接連突破32、64、128層閃存技術(shù)，對(duì)于各種制造工藝和電路設(shè)計(jì)優(yōu)化的研究也愈發(fā)精進(jìn)，作為國(guó)產(chǎn)集成電路技術(shù)實(shí)現(xiàn)產(chǎn)業(yè)化的典型代表，祝愿長(zhǎng)江存儲(chǔ)獲得更多技術(shù)突破，并并為下游電子信息新基建存儲(chǔ)領(lǐng)域和消費(fèi)端SSD帶來(lái)更多優(yōu)質(zhì)的產(chǎn)品。