加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入
  • 正文
    • 一、 概述
    • 二、?原理
    • 三、 實(shí)現(xiàn)
  • 推薦器件
  • 相關(guān)推薦
申請(qǐng)入駐 產(chǎn)業(yè)圖譜

雷達(dá)信號(hào)處理 數(shù)字下變頻

2024/04/07
3277
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

大俠好,歡迎來到FPGA技術(shù)江湖,江湖偌大,相見即是緣分。大俠可以關(guān)注FPGA技術(shù)江湖,在“闖蕩江湖”、"行俠仗義"欄里獲取其他感興趣的資源,或者一起煮酒言歡。

大俠好,今天由“82年的程序媛”本媛給大俠帶來產(chǎn)品研發(fā)經(jīng)驗(yàn)分享之雷達(dá)信號(hào)處理:數(shù)字下變頻,后續(xù)本媛還會(huì)繼續(xù)更新產(chǎn)品項(xiàng)目開發(fā)心得,學(xué)習(xí)心得等,歡迎大家持續(xù)關(guān)注,話不多說,上貨。

一、 概述

數(shù)字上下變頻是雷達(dá)系統(tǒng)中兩個(gè)重要的模塊。在雷達(dá)發(fā)送端,由于天線的長度有限會(huì)影響到電磁波的波長,而波長與信號(hào)的頻率成反比,故在發(fā)送端需要使用數(shù)字上變頻提高信號(hào)的頻率;而在雷達(dá)的接收端若不進(jìn)行下變頻處理,根據(jù)奈奎斯特采樣定理,需要使用信號(hào)頻率2倍的采樣率才能準(zhǔn)確無誤的將信號(hào)還原出來,對(duì)AD采樣速率以及后續(xù)FPGA處理信號(hào)的速率要求非常高,不利于系統(tǒng)設(shè)計(jì),故在接收機(jī)端先將射頻信號(hào)下變頻到中頻信號(hào),再將中頻信號(hào)下變頻到零中頻信號(hào),方便后續(xù)對(duì)信號(hào)的處理。

本次設(shè)計(jì)同樣是通過在simulink搭建模型并通過matlab仿真得到正確設(shè)計(jì)后生成IP核的形式來實(shí)現(xiàn)數(shù)字下變頻的功能。

二、?原理

數(shù)字下變頻的基本原理如下圖所示:

數(shù)字下變頻主要包括下混頻和濾波抽取兩部分,下面分別介紹:

1、?下混頻:

現(xiàn)實(shí)中,信號(hào)是一個(gè)實(shí)的窄帶信號(hào),可表示為,如下表達(dá)式:

經(jīng)AD采樣后,變成數(shù)字信號(hào)

通過混頻技術(shù),可得到信號(hào)的正交變量,數(shù)字信號(hào)正交混頻可表示為:

頻率變換是一種常用的數(shù)字信號(hào)處理算法,對(duì)于1/4信號(hào)采樣率頻率變化,有一種簡(jiǎn)單的實(shí)現(xiàn)方法,下面結(jié)合實(shí)例進(jìn)行介紹:

首先,原始信號(hào)進(jìn)入FPGA后,得到4路數(shù)據(jù),分別用d0,d1,d2,d3表示,然后對(duì)信號(hào)進(jìn)行下變頻。

這里采樣率fs=1.2GHz,本振頻率fc=300M,滿足fc=fs/4的關(guān)系,可以采用下面高效方式進(jìn)行混頻的實(shí)現(xiàn):

所以混頻可做如下簡(jiǎn)化處理:

通過下混頻我們分別得到I路和Q路兩路實(shí)數(shù)據(jù),分別表示如下:

將I路和Q路分別用I0,I1,I2,I3,和Q0,Q1,Q2,Q3來表示,I路混頻后得到如下序列:

I0 = d0*(1);I1 = d1*(0);I2 = d2*(-1);I3 = d3*(0)

Q路混頻后得到如下序列:

Q0 = d0*(0);Q1 = d1*(-1);Q2 = d2*(0);Q3 = d3*(1)

最后我們得到了2路300M的復(fù)數(shù)據(jù)即

I0*(1),Q1*(-1),I2*(-1),Q3*(1)。

2、多相濾波

正交混頻后經(jīng)過低通濾波,濾除掉多余的頻率,避免抽取造成的頻譜混疊。這里將濾波和抽取同時(shí)進(jìn)行。對(duì)于因果的FIR系統(tǒng),其方程可簡(jiǎn)化為:

其中M為濾波器系數(shù)的長度。如果采用多路并行處理,設(shè)N為FIR濾波并行的路數(shù),則:

其中濾波采用并行濾波結(jié)構(gòu),單路實(shí)現(xiàn)采用多相結(jié)構(gòu),8路并行多相濾波結(jié)構(gòu)如下圖所示:

三、 實(shí)現(xiàn)

結(jié)構(gòu)框圖如下圖所示:

其中din為輸入的8路有效數(shù)據(jù),輸出為8路的dout。

模型搭建的框圖如下圖

然后對(duì)模型進(jìn)行仿真,我們?cè)趍atlab中生成一個(gè)中心頻率為500M,帶寬800M的chirp信號(hào)作為模型的輸入,輸入信號(hào)頻譜如下圖:

然后對(duì)輸入信號(hào)進(jìn)行下變頻,其中采樣率為2G,輸入信號(hào)通過模型之后得到一個(gè)零中頻信號(hào),中心頻率為0M,帶寬為800M,信號(hào)頻譜如下圖:

今天本媛就說到這里,后續(xù)繼續(xù)和大俠一起分享,歡迎關(guān)注“82年的程序媛”本媛,江湖偌大,繼續(xù)闖蕩,加油!

推薦器件

更多器件
器件型號(hào) 數(shù)量 器件廠商 器件描述 數(shù)據(jù)手冊(cè) ECAD模型 風(fēng)險(xiǎn)等級(jí) 參考價(jià)格 更多信息
XC6SLX25T-2CSG324C 1 AMD Xilinx Field Programmable Gate Array, 1879 CLBs, 667MHz, 24051-Cell, CMOS, PBGA324, 15 X 15 MM, 0.80 MM PITCH, LEAD FREE, BGA-324
$129.32 查看
EPM3128ATI100-10N 1 Altera Corporation EE PLD, 10ns, 128-Cell, CMOS, PQFP100, TQFP-100
$17.54 查看
EP3C16F484I7N 1 Intel Corporation Field Programmable Gate Array, 15408 CLBs, 472.5MHz, 15408-Cell, CMOS, PBGA484, 23 X 23 MM, 2.60 MM HEIGHT, 1 MM PITCH, LEAD FREE, FBGA-484

ECAD模型

下載ECAD模型
暫無數(shù)據(jù) 查看

相關(guān)推薦

登錄即可解鎖
  • 海量技術(shù)文章
  • 設(shè)計(jì)資源下載
  • 產(chǎn)業(yè)鏈客戶資源
  • 寫文章/發(fā)需求
立即登錄

任何技術(shù)的學(xué)習(xí)就好比一個(gè)江湖,對(duì)于每一位俠客都需要不斷的歷練,從初入江湖的小白到歸隱山林的隱世高人,需要不斷的自我感悟自己修煉,讓我們一起仗劍闖FPGA乃至更大的江湖。